導(dǎo)言：作為寫作愛好者，不可錯(cuò)過為您精心挑選的10篇數(shù)字集成電路設(shè)計(jì)，它們將為您的寫作提供全新的視角，我們衷心期待您的閱讀，并希望這些內(nèi)容能為您提供靈感和參考。

篇1

中圖分類號(hào)：TN431 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416(2012)07-0229-01

面對(duì)當(dāng)前21世紀(jì)科學(xué)技術(shù)的迅速發(fā)展，在同步數(shù)字集成電路的設(shè)計(jì)中，時(shí)鐘偏移的影響力也越來越受到設(shè)計(jì)人員的關(guān)注。受時(shí)鐘偏移的影響，導(dǎo)致在長時(shí)間的應(yīng)用中，時(shí)鐘頻率出現(xiàn)的越來越高，也由此增加了時(shí)鐘偏移在同步數(shù)字集成電路中的重要性。一般而言，任何一個(gè)系統(tǒng)中若出現(xiàn)過多的流水線級(jí)數(shù)，則會(huì)導(dǎo)致時(shí)鐘偏移的可能性增加，并由此影響數(shù)字集成電路的同步進(jìn)行。在解決這一問題的過程中，本文從同步數(shù)字集成電路、時(shí)鐘偏移、時(shí)鐘偏移分析等三個(gè)方面出發(fā)，對(duì)這一問題的完善做如下簡(jiǎn)要分析：

1、同步數(shù)字集成電路

在當(dāng)前數(shù)字集成電路設(shè)計(jì)中，最常用的方法為同步方法，這一方法除了能最大限度的發(fā)揮出集成電路的優(yōu)勢(shì)外，還具備高度的可靠性。但在實(shí)際應(yīng)用中，所謂的同步，具體是指該電路系統(tǒng)在實(shí)際影響中，其所包含的觸發(fā)器都能在一個(gè)公共時(shí)鐘的控制下進(jìn)行運(yùn)行。結(jié)合同步電路的整體運(yùn)行結(jié)構(gòu)，其內(nèi)部構(gòu)造主要由組合電路、時(shí)序電路及時(shí)鐘分配網(wǎng)絡(luò)等三個(gè)方面構(gòu)成。這三者之間有著相輔相成、缺一不可的關(guān)系。集成電路在很大程度上與組成電路之間存在著較大的差別，組合電路能夠隨時(shí)輸出穩(wěn)定狀態(tài)，而集成電路則不行。此外，在整個(gè)集成電路中，時(shí)鐘偏移的出現(xiàn)，在擾亂整個(gè)時(shí)序單元的同時(shí)，還會(huì)使整個(gè)集成電路的內(nèi)部處于混亂狀態(tài)，甚至在情況嚴(yán)重時(shí)會(huì)出現(xiàn)癱瘓，這些，都需要設(shè)計(jì)人員進(jìn)行考慮，并對(duì)其進(jìn)行完善。換而言之，在整個(gè)同步數(shù)字集成電路的實(shí)際運(yùn)行中，要想從根本上保證電路的運(yùn)行秩序，其核心在于保證各個(gè)時(shí)序單元的時(shí)鐘信號(hào)處于正確狀態(tài)，只有這樣才能得到正確的邏輯值，從而確保整個(gè)電路功能的正確發(fā)揮。

2、時(shí)鐘偏移

在整個(gè)同步數(shù)字集成電路設(shè)計(jì)中，若使用邊沿觸發(fā)式觸發(fā)器的同步系統(tǒng)，則必須要求所有的觸發(fā)器都在同一時(shí)刻對(duì)時(shí)鐘出發(fā)沿進(jìn)行接收，并以此來確保集成系統(tǒng)的正常運(yùn)行。若單純的從理論角度出發(fā)，電路中的觸發(fā)器所使用的都是同一個(gè)時(shí)鐘信號(hào)，但其中一個(gè)觸發(fā)器接收到的時(shí)鐘信號(hào)要比另外一個(gè)的時(shí)間晚很多。換而言之，即同一信號(hào)在發(fā)出后，到達(dá)的時(shí)間不同，這就是所謂的時(shí)鐘偏移。但在實(shí)際應(yīng)用中，若出現(xiàn)最大傳遞延時(shí)的狀況，則能從很大程度上反應(yīng)出信號(hào)出現(xiàn)了變化，且最慢的接收器也會(huì)在一定時(shí)間內(nèi)響應(yīng)這種變化。而正是這種延時(shí)狀況，在很大程度上確定了電力的最大允許速度，即人們常說的最大傳遞延時(shí)。與之不同的是，最小傳遞延時(shí)在實(shí)際應(yīng)用中，能夠在很大程度上表示輸入時(shí)間的變化，一旦輸出時(shí)間出現(xiàn)了變化，則其中傳遞的時(shí)間都會(huì)受到影響。但與最大傳遞延時(shí)相比，這種延時(shí)所造成的影響要小的多，因而在一定程度上更適合應(yīng)用到時(shí)鐘偏移的研究中。

3、時(shí)鐘偏移分析

科研人員在整個(gè)同步數(shù)字集成電路的設(shè)計(jì)研究中，受時(shí)鐘信號(hào)的影響，在考慮整個(gè)電路時(shí)序單元的同時(shí)，還需要電路設(shè)計(jì)的各個(gè)環(huán)節(jié)考慮進(jìn)去。從現(xiàn)有的集成電路設(shè)計(jì)方案能夠得出，在引起時(shí)鐘偏移的眾多原因中，導(dǎo)線長度及負(fù)載的不均衡是引起時(shí)鐘偏移的主要因素；再加上串?dāng)_（即一根信號(hào)線的能量串入到另一根信號(hào)線中）因素的影響，都會(huì)在很大程度上引起時(shí)鐘偏移的現(xiàn)象。在大型 PCBO或ASICO專用集成電路設(shè)計(jì)中,通常難以找到可能引起時(shí)鐘偏移的所有原因。所以,大多數(shù)ASIC制造商都要求設(shè)計(jì)者提供額外的建立和保持時(shí)間容限,但在這些應(yīng)用中，其時(shí)間容限往往存在與系統(tǒng)內(nèi)部的延遲部位，這些部位都會(huì)因時(shí)間延遲而引起相應(yīng)的后果。面對(duì)當(dāng)前集成電路研究步伐的加快，時(shí)鐘偏移的大小與極性都會(huì)對(duì)整個(gè)集成電路的穩(wěn)定性及功能性造成影響，與此同時(shí)，任意兩個(gè)相對(duì)的時(shí)序在運(yùn)行中，其相鄰的寄存器都會(huì)受自身極性的影響，出現(xiàn)顫抖，這些都會(huì)影響時(shí)鐘的正常運(yùn)行，并由此導(dǎo)致時(shí)鐘不確定因素的出現(xiàn)，而這些，都需要科研人員對(duì)整個(gè)時(shí)序進(jìn)行相應(yīng)的分析，確保集成電路的順利運(yùn)行。

4、結(jié)語

綜上所述，在當(dāng)前同步數(shù)字集成電路設(shè)計(jì)的研究中，時(shí)鐘偏移作為最常見的問題之一，在影響整個(gè)集成電路正常運(yùn)行的同時(shí)，還會(huì)對(duì)系統(tǒng)的性能造成影響。在完善這一問題的過程中，設(shè)計(jì)人員只有在了解時(shí)鐘偏移產(chǎn)生的機(jī)理上，才能采取相應(yīng)的措施來緩解這一現(xiàn)象。這就需要設(shè)計(jì)人員能夠結(jié)合著我國集成電路發(fā)展的基礎(chǔ)，不斷學(xué)習(xí)國外集成電路的研究技術(shù)，將其運(yùn)用到我國的實(shí)際發(fā)展中，在推動(dòng)集成電路發(fā)展的同時(shí)，還能為其今后的發(fā)展奠定堅(jiān)實(shí)的基礎(chǔ)。

參考文獻(xiàn)

篇2

隨著科技的不斷發(fā)展和進(jìn)步，在集成電路領(lǐng)域當(dāng)中，數(shù)字集成電路的增長速度飛快，在各種新技術(shù)的應(yīng)用之下，集成電路系統(tǒng)的集成度和復(fù)雜度也有了很大的提升。對(duì)著移動(dòng)設(shè)備、便攜設(shè)備的廣泛應(yīng)用，使得數(shù)字集成電路面臨著越來越嚴(yán)峻的功耗問題。因此，在數(shù)字集成電路的未來發(fā)展當(dāng)中，低功耗優(yōu)化設(shè)計(jì)已經(jīng)成為一個(gè)主要的發(fā)展趨勢(shì)，在數(shù)字集成電路的工藝制造、電路設(shè)計(jì)等方面，都發(fā)揮著巨大的作用。

一、低功耗優(yōu)化設(shè)計(jì)的方法和技術(shù)

對(duì)于可移動(dòng)、便攜式的數(shù)字系統(tǒng)來說，功耗具有很大的作用。因此在設(shè)計(jì)數(shù)字電路的時(shí)候，應(yīng)當(dāng)分析其功耗問題。在設(shè)計(jì)數(shù)字集成電路的過程中，要對(duì)功耗、面積、性能等加以考慮。而在這些方面，存在著相互關(guān)聯(lián)和約束的關(guān)系。因此，在對(duì)數(shù)字電路性能加以滿足的前提下，對(duì)設(shè)計(jì)方案和技術(shù)進(jìn)行選擇，從而實(shí)現(xiàn)低功耗優(yōu)化設(shè)計(jì)。具體來說，應(yīng)當(dāng)平衡性能、面積、功耗方面的關(guān)系，防止發(fā)生浪費(fèi)的情況。對(duì)專用集成電路進(jìn)行高效應(yīng)用，對(duì)結(jié)構(gòu)和算法進(jìn)行優(yōu)化，同時(shí)對(duì)工藝和器件進(jìn)行改進(jìn)。

二、數(shù)字集成電路的低功耗優(yōu)化設(shè)計(jì)

1、門級(jí)

在數(shù)字集成電路的低功耗優(yōu)化設(shè)計(jì)中，門級(jí)低功耗優(yōu)化設(shè)計(jì)技術(shù)具有較為重要的作用，其中包含著很多不同的技術(shù)，例如路徑平衡、時(shí)許調(diào)整、管腳置換、們尺寸優(yōu)化、公因子提取、單元映射等。其中，單元映射是在設(shè)計(jì)電路中，在邏輯單元、門級(jí)網(wǎng)表之間，進(jìn)行合理的布局布線。公因子提取法能夠?qū)壿嬌疃冗M(jìn)行降低、對(duì)電路翻轉(zhuǎn)進(jìn)行減小、對(duì)邏輯網(wǎng)絡(luò)進(jìn)行簡(jiǎn)化從而降低功耗。路徑平衡則是針對(duì)不同路徑的延遲時(shí)間，對(duì)其進(jìn)行改變，從而降低功耗。

2、系統(tǒng)級(jí)

系統(tǒng)級(jí)低功耗優(yōu)化設(shè)計(jì)當(dāng)中，主要包括了軟硬件劃分、功耗管理、指令優(yōu)化等技術(shù)。其中，軟硬件劃分主要是對(duì)硬件和軟件在抽象描述的監(jiān)督，對(duì)其電路邏輯功能加以實(shí)現(xiàn)，通過對(duì)方案的綜合對(duì)比，選擇低功耗優(yōu)化設(shè)計(jì)方案。功耗管理是針對(duì)電路設(shè)計(jì)不同的工作模式，將空閑模塊掛起，從而降低功耗。而指令優(yōu)化則包含指令壓縮、指令編碼優(yōu)化、指令集提取等，通過對(duì)讀取速度、密度的提升，使功耗得到降低。

3、版圖級(jí)

在版圖級(jí)低功耗優(yōu)化設(shè)計(jì)中，需要對(duì)互聯(lián)、器件等同時(shí)進(jìn)行優(yōu)化，對(duì)著集成電路工藝的發(fā)展，器件尺寸的減小，功耗也就自然降低。同時(shí)由于具有更快的開關(guān)速度，因此可以根基不同情況，在電路設(shè)計(jì)中選擇合適的器件進(jìn)行優(yōu)化。而對(duì)于系統(tǒng)來說，互聯(lián)作為連接器件的導(dǎo)線，對(duì)于系統(tǒng)性能也有著很大的影響。在信號(hào)布線的過程中，可以增加關(guān)鍵、時(shí)鐘、地、電源等信號(hào)以及高活動(dòng)性信號(hào)的橫截面，從而降低功耗和延時(shí)。

4、算法級(jí)

在算法級(jí)低功耗優(yōu)化設(shè)計(jì)當(dāng)中，需要對(duì)速度、面積、功耗等約束條件加以考慮，從而對(duì)電路體系編碼、結(jié)構(gòu)等進(jìn)行優(yōu)化。在通常情況下，為了提升電路質(zhì)量、降低電路功耗，會(huì)采用提高速度、增加面積等方法來實(shí)現(xiàn)。算法級(jí)低功耗優(yōu)化設(shè)計(jì)與門級(jí)、寄存器傳輸級(jí)不同，這兩者都是對(duì)電路的基本結(jié)構(gòu)首先進(jìn)行確定，然后對(duì)電路結(jié)構(gòu)再進(jìn)行低功耗優(yōu)化調(diào)整。在算法級(jí)低功耗優(yōu)化設(shè)計(jì)當(dāng)中，主要包括并行結(jié)構(gòu)、流水線、總線編碼、預(yù)計(jì)算等技術(shù)。

5、電路級(jí)

在電路級(jí)低功耗優(yōu)化設(shè)計(jì)中，NMOS管陣列構(gòu)成的PDN完成了邏輯功能，其中只需要少量額晶體管，具有較快的開關(guān)速度，同時(shí)由于具有較低的負(fù)載電容，不存在短路電流。在電源與第之間，沒有電流通路，因此不會(huì)產(chǎn)生靜態(tài)功耗，對(duì)于總體功耗的降低有著很大的幫助。同時(shí)，在應(yīng)用的異步電路當(dāng)中，在穩(wěn)定狀態(tài)時(shí)，輸入信號(hào)才會(huì)翻轉(zhuǎn)，從而避免了輸入信號(hào)之間的競(jìng)爭(zhēng)冒險(xiǎn)，也避免了功耗浪費(fèi)。

6、工藝級(jí)

在工藝級(jí)低功耗優(yōu)化設(shè)計(jì)中，主要包括按比例縮小、封裝等技術(shù)。隨著技術(shù)的發(fā)展，系統(tǒng)擁有了更高的集成度，器件尺寸得以減小、電容得以降低，在芯片之間，通信量也有所下降，因此功耗也能夠得到有效的控制。其中主要包括了互連線、晶體管的按比例縮小。芯片應(yīng)當(dāng)進(jìn)行封裝，充分與外界相隔離，從而避免外界雜質(zhì)造成腐蝕，降低其電氣性能。而在封裝過程中，對(duì)于芯片功耗有著很大的影響。通過合理的進(jìn)行封裝，能夠更好的進(jìn)行散熱，從而是功耗得到降低。

7、寄存器傳輸級(jí)

在設(shè)計(jì)數(shù)字集成電路的過程中，寄存器傳輸級(jí)是一種同步數(shù)字電路的抽象模型，根據(jù)存儲(chǔ)器、寄存器、總線、組合邏輯裝置等邏輯單元之間數(shù)字信號(hào)的流動(dòng)所建立的。在當(dāng)前的數(shù)字設(shè)計(jì)中，工作流程是寄存器傳輸級(jí)上的主要設(shè)計(jì)，根據(jù)寄存器傳輸級(jí)的描述，邏輯綜合工具對(duì)低級(jí)別的電路描述進(jìn)行構(gòu)建。在寄存器傳輸級(jí)的低功耗優(yōu)化設(shè)計(jì)當(dāng)中，主要包括了門控時(shí)鐘、存儲(chǔ)器分塊訪問、操作數(shù)隔離、操作數(shù)變形、寄存器傳輸級(jí)代碼優(yōu)化等方法。

隨著科技的不斷發(fā)展，在當(dāng)前社會(huì)中，越來越多的移動(dòng)設(shè)備和便攜設(shè)備出現(xiàn)在人們的生活中，因此，數(shù)字集成電路也正在得到更加廣泛的應(yīng)用。而在電路設(shè)計(jì)當(dāng)中，功耗問題始終是一個(gè)較為重點(diǎn)的問題，因此，應(yīng)當(dāng)對(duì)數(shù)字集成電路進(jìn)行低功耗優(yōu)化設(shè)計(jì)，從而降低電路功耗，提升電路效率。

參考文獻(xiàn)：

[1]桑紅石，張志，袁雅婧，陳鵬.數(shù)字集成電路物理設(shè)計(jì)階段的低功耗技術(shù).微電子學(xué)與計(jì)算機(jī)，2011（04）.

篇3

北京集成電路設(shè)計(jì)園第五日IC設(shè)計(jì)培訓(xùn)中心獨(dú)家推出數(shù)字集成電路前端設(shè)計(jì)就業(yè)班，在最短的時(shí)間里讓學(xué)員學(xué)習(xí)數(shù)字IC設(shè)計(jì)流程，設(shè)計(jì)方法，常用EDA工具，更以實(shí)際專題項(xiàng)目帶領(lǐng)學(xué)員完成一個(gè)從最初的設(shè)計(jì)規(guī)范到門級(jí)網(wǎng)表實(shí)現(xiàn)的整個(gè)前端設(shè)計(jì)流程，手把手帶領(lǐng)學(xué)員完成實(shí)際項(xiàng)目作品，使學(xué)員在領(lǐng)會(huì)IC設(shè)計(jì)知識(shí)的同時(shí)具備IC設(shè)計(jì)經(jīng)驗(yàn)，并學(xué)會(huì)IC設(shè)計(jì)公司的團(tuán)隊(duì)分工與合作。學(xué)成后可以勝任IC設(shè)計(jì)公司一般性設(shè)計(jì)工作，最終的專題設(shè)計(jì)和作品更可以做為求職和職位提升的有力證明。

北京集成電路設(shè)計(jì)園是全國七個(gè)集成電路設(shè)計(jì)產(chǎn)業(yè)化基地之一，園區(qū)花費(fèi)數(shù)百萬美金購置的EDA設(shè)計(jì)平臺(tái)，是北京乃至北方地區(qū)唯一可以提供完善的國際頂級(jí)EDA設(shè)計(jì)工具和試驗(yàn)環(huán)境的產(chǎn)業(yè)基地，同時(shí)園區(qū)有多家國內(nèi)外知名IC設(shè)計(jì)公司入駐，吸引了眾多設(shè)計(jì)人才在這里工作，濃厚的IC產(chǎn)業(yè)氛圍為學(xué)習(xí)IC設(shè)計(jì)提供了絕佳的環(huán)境。

“數(shù)字集成電路前端設(shè)計(jì)就業(yè)班”已于2005年成功舉辦兩期，學(xué)員有來自高校研究生、在職工作人員、應(yīng)屆畢業(yè)理工科學(xué)生等，實(shí)踐性的課程使學(xué)員完成從對(duì)IC設(shè)計(jì)的陌生到熟悉的過程，親歷IC設(shè)計(jì)整個(gè)前端流程。開班以來得到學(xué)員的廣泛認(rèn)可，學(xué)員在本課程中學(xué)到的技術(shù)在求職中起到了關(guān)鍵性作用，先后有多名學(xué)員就職于國內(nèi)知名IC設(shè)計(jì)公司，包括威盛、華大、六合萬通、華為等，受到用人單位的好評(píng)。同時(shí)，在實(shí)踐過程中積累的經(jīng)驗(yàn)和新的方法，將在第三期中得到提升和發(fā)展。

如果您正在為就業(yè)發(fā)愁，正在苦苦尋找一份高薪工作在北京上海這些大城市大展宏圖；

如果您想從事IC設(shè)計(jì)行業(yè)卻不知道從哪里入手；

如果您剛剛踏入IC設(shè)計(jì)行業(yè)，感覺技術(shù)和工作壓力很大；

那本課程將會(huì)帶你踏上這條充滿前途的金光大道，您的職業(yè)人生將從此與眾不同……

課程特色

教授IC前端設(shè)計(jì)全部流程

特別實(shí)用、常用的IC前端技術(shù)和方法

真實(shí)實(shí)踐環(huán)境，先進(jìn)設(shè)計(jì)平臺(tái)，實(shí)際項(xiàng)目設(shè)計(jì)、親自動(dòng)手制作

以直接就業(yè)為目的

招生對(duì)象

電子、計(jì)算機(jī)、通信等相關(guān)專業(yè)大學(xué)應(yīng)屆本科畢業(yè)生和低年級(jí)研究生

參加工作不久，需要提升技術(shù)水平和熟悉設(shè)計(jì)流程的在職工程師

或其它理工科背景有志于IC設(shè)計(jì)工作的轉(zhuǎn)行人員

開課時(shí)間

2006年3月27日

課時(shí)數(shù)

共70學(xué)時(shí)

上課時(shí)間

每周一、三、五晚18:30-21:30

每周二、四、六自修及作業(yè)

上課地點(diǎn)

北京集成電路設(shè)計(jì)園量子芯座5層培訓(xùn)教室

費(fèi)用

報(bào)名費(fèi)100元

學(xué)費(fèi)2800元，包括聽課、講義、資料、輔導(dǎo)、上機(jī)軟硬件費(fèi)用、證書等，食宿自理。

優(yōu)惠

2006年3月20日前報(bào)名，免收?qǐng)?bào)名費(fèi)

在校學(xué)生2006年3月20日前報(bào)名，可享受優(yōu)惠價(jià)2300元!

5人以上團(tuán)體報(bào)名可九折優(yōu)惠！

食宿

外地學(xué)員可幫助聯(lián)系住宿，可以就近選擇北京大運(yùn)村學(xué)生公寓，或方便實(shí)惠的公寓、單間、招待所、床位等。

附近有大運(yùn)村食堂、北航食堂、小吃一條街及多家飯店可供選擇，經(jīng)濟(jì)實(shí)惠，非常方便。

交費(fèi)方式

銀行匯款

開戶名稱：北京集成電路設(shè)計(jì)園有限責(zé)任公司

開戶銀行：招商銀行北京大運(yùn)村支行(649)

帳號(hào)：6381001510001

報(bào)名現(xiàn)場(chǎng)交款

地 址：北京市海淀區(qū)知春路27號(hào)量子芯座5層IC設(shè)計(jì)培訓(xùn)中心

報(bào)名流程

1． 索取或下載報(bào)名表

2． 按要求填表、將報(bào)名表傳真或Email給我們

3． 電話或Email確認(rèn)報(bào)名信息

4． 交納報(bào)名費(fèi)和學(xué)費(fèi)

5． 領(lǐng)取交費(fèi)收據(jù)、確認(rèn)函、聽課證

6． 報(bào)名成功

聯(lián)系方式

電話：82357175/83/84-850/851/852/858/859

郵件：.cn

課程大綱和更多信息請(qǐng)查詢網(wǎng)站：.cn

注：本班招生30人，招滿截止，名額有限，預(yù)報(bào)從速！若報(bào)名人數(shù)少于10人則不開班

數(shù)字集成電路前端設(shè)計(jì)人才班

實(shí)戰(zhàn)提高班

課程簡(jiǎn)介

北京集成電路設(shè)計(jì)園第五日IC設(shè)計(jì)培訓(xùn)中心獨(dú)家推出具有極強(qiáng)實(shí)踐性“數(shù)字集成電路前端設(shè)計(jì)實(shí)戰(zhàn)提高班”課程，針對(duì)具有一定工作經(jīng)驗(yàn)的在職工程師、高年級(jí)研究生以及需要項(xiàng)目經(jīng)驗(yàn)的高校任課教師，按照IC設(shè)計(jì)公司產(chǎn)品開發(fā)流程，采取強(qiáng)化訓(xùn)練、項(xiàng)目實(shí)踐、專題制作等方法，帶領(lǐng)學(xué)員在真實(shí)的實(shí)踐環(huán)境中提升技術(shù)水平。本課程為前端設(shè)計(jì)高端精華課程，在特別精簡(jiǎn)的時(shí)間內(nèi)講解非常完整的流程以及更實(shí)用的設(shè)計(jì)方法，課程涵蓋了相關(guān)技術(shù)的核心內(nèi)容，老師將自己的實(shí)踐經(jīng)驗(yàn)傾囊而授。

本課程在“數(shù)字集成電路前端設(shè)計(jì)就業(yè)班”成功舉辦的基礎(chǔ)上，為學(xué)員提供技術(shù)進(jìn)階，目標(biāo)直指培養(yǎng)較高水平IC設(shè)計(jì)工程師，在保證學(xué)員獲得IC前端設(shè)計(jì)全部技術(shù)要點(diǎn)的同時(shí)，重點(diǎn)鍛煉學(xué)員的實(shí)際動(dòng)手能力，更為關(guān)鍵的是在長達(dá)45個(gè)學(xué)時(shí)，跨度近兩個(gè)月的時(shí)間內(nèi)，學(xué)生將以一個(gè)簡(jiǎn)單標(biāo)量流水線處理器的設(shè)計(jì)為核心，進(jìn)行RTL設(shè)計(jì)、邏輯綜合、時(shí)序分析、芯片測(cè)試、綜合驗(yàn)證、以及高級(jí)技術(shù)和設(shè)計(jì)優(yōu)化的技術(shù)學(xué)習(xí)和項(xiàng)目實(shí)踐。學(xué)員可以選擇參與處理器設(shè)計(jì)或系統(tǒng)芯片IP模塊設(shè)計(jì)，要求至少參與完成此處理器芯片或獨(dú)立完成一個(gè)系統(tǒng)芯片IP模塊從設(shè)計(jì)規(guī)范到網(wǎng)表實(shí)現(xiàn)的整個(gè)前端設(shè)計(jì)過程，最終的設(shè)計(jì)是可以拿去layout和流片的。

同時(shí)，本培訓(xùn)中心位于北京集成電路設(shè)計(jì)園――全國七個(gè)集成電路設(shè)計(jì)產(chǎn)業(yè)化基地之一，園區(qū)花費(fèi)數(shù)百萬美金購置的EDA設(shè)計(jì)平臺(tái)，是北京乃至北方地區(qū)唯一可以提供完善的國際頂級(jí)EDA設(shè)計(jì)工具和試驗(yàn)環(huán)境的產(chǎn)業(yè)基地，同時(shí)園區(qū)有多家國內(nèi)外知名IC設(shè)計(jì)公司入駐，吸引了眾多設(shè)計(jì)人才在這里工作，濃厚的IC產(chǎn)業(yè)氛圍為學(xué)習(xí)IC設(shè)計(jì)提供了絕佳的環(huán)境。

如果你具有相關(guān)專業(yè)學(xué)歷，但缺乏一定的項(xiàng)目實(shí)踐機(jī)會(huì)；

如果你面對(duì)學(xué)習(xí)或工作挑戰(zhàn)，感覺壓力很大；

如果你對(duì)芯片設(shè)計(jì)充滿興趣，希望用最短的時(shí)間學(xué)到人家需要兩三年才能跨越的技術(shù)；

那么本課程將會(huì)成為你提升技術(shù)水平、躋身IC設(shè)計(jì)高級(jí)人才的理想選擇！

課程特色

完全不同于學(xué)校的課程體系和授課方法

沒有冗長而無用的理論介紹，直接教授最實(shí)用的設(shè)計(jì)方法和設(shè)計(jì)流程

真實(shí)實(shí)踐環(huán)境，先進(jìn)設(shè)計(jì)平臺(tái)，實(shí)際項(xiàng)目設(shè)計(jì)、親自動(dòng)手制作

要求獨(dú)立完成項(xiàng)目設(shè)計(jì)，具備真正意義上的項(xiàng)目經(jīng)驗(yàn)

學(xué)成后做為高級(jí)人才可以推薦工作

招生對(duì)象

電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)本科畢業(yè),一年以上工作經(jīng)驗(yàn)的在職工程師；

電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)較高年級(jí)在讀研究生；

一般高校需要項(xiàng)目經(jīng)驗(yàn)的任課教師。

報(bào)名要求

有簡(jiǎn)單或小規(guī)模電路設(shè)計(jì)經(jīng)驗(yàn)，或初步熟悉IC設(shè)計(jì)前端工作但缺乏項(xiàng)目經(jīng)驗(yàn)；

有數(shù)字邏輯基礎(chǔ)、了解VERILOG語言，會(huì)使用UNIX/Linux操作系統(tǒng)。

培訓(xùn)目標(biāo)

可獨(dú)立完成ASIC/SOC前端設(shè)計(jì)，成為中級(jí)IC前端設(shè)計(jì)工程師。

學(xué) 時(shí)

100學(xué)時(shí)，其中實(shí)習(xí)及專題制作45學(xué)時(shí)。

開課時(shí)間2006年3月16日

上課時(shí)間

每周四晚18：30-21：30，

每周六上午9：00-12：00、

每周日上午9：00-12：00

周一到周五自修及作業(yè)

上課地點(diǎn)

北京集成電路設(shè)計(jì)園量子芯座5層培訓(xùn)教室

費(fèi) 用

報(bào)名費(fèi)100元

學(xué)費(fèi)4800元，包括聽課、講義、資料、輔導(dǎo)、上機(jī)軟硬件費(fèi)用、證書等，食宿自理。

優(yōu) 惠

2006年3月1日前報(bào)名，免收?qǐng)?bào)名費(fèi)

在校學(xué)生在2006年3月1日前報(bào)名，可享受優(yōu)惠價(jià)4200元

5人以上團(tuán)體報(bào)名可九折優(yōu)惠！

食 宿

外地學(xué)員可幫助聯(lián)系住宿，可以就近選擇北京大運(yùn)村學(xué)生公寓，或方便實(shí)惠的公寓、單間、招待所、床位等。附近有大運(yùn)村食堂、北航食堂、小吃一條街及多家飯店可供選擇，經(jīng)濟(jì)實(shí)惠，非常方便。

交費(fèi)方式

銀行匯款

開戶名稱：北京集成電路設(shè)計(jì)園有限責(zé)任公司

開戶銀行：招商銀行北京大運(yùn)村支行(649)

帳號(hào)：6381001510001

報(bào)名現(xiàn)場(chǎng)交款

地 址：北京市海淀區(qū)知春路27號(hào)量子芯座5層IC設(shè)計(jì)培訓(xùn)中心

報(bào)名流程

1． 索取或下載報(bào)名表

2．按要求填表、將報(bào)名表傳真或Email給我們

3．電話或Email確認(rèn)報(bào)名信息

4． 交納報(bào)名費(fèi)和學(xué)費(fèi)

5．領(lǐng)取交費(fèi)收據(jù)、確認(rèn)函、聽課證

6． 報(bào)名成功

聯(lián)系方式

電話：82357175/83/84-850/851/852/858/859

郵件：.cn

課程大綱和更多信息請(qǐng)查詢網(wǎng)站：.cn

注：本班招生30人，招滿截止，名額有限，預(yù)報(bào)從速！若報(bào)名人數(shù)少于10人則不開班

集成電路封裝工藝員培訓(xùn)

招生對(duì)象 大專理工類專業(yè)及以上學(xué)歷

招生人數(shù) 限50人

開課時(shí)間 2006年2月13日-3月3日

（周一至周五上課）共120課時(shí)

課程內(nèi)容

半導(dǎo)體基礎(chǔ)制造程序、集成電路各類產(chǎn)品與應(yīng)用、集成電路生產(chǎn)常用材料使用簡(jiǎn)介、集成電路英文應(yīng)用、集成電路廠務(wù)與環(huán)境、封裝基礎(chǔ)知識(shí)、集成電路SOP學(xué)習(xí)、集成電路設(shè)備基本操作與應(yīng)急處理、質(zhì)量環(huán)境及工作安全教育、集成電路封裝

開班宗旨

復(fù)芯微電子集成電路封裝工程師培訓(xùn)為您的職業(yè)生涯鑄造輝煌的起點(diǎn)

培訓(xùn)優(yōu)勢(shì)

訂單培養(yǎng)、校企結(jié)合、高就業(yè)率

課程特色 名校資深講師與企業(yè)主管共同授課；

獨(dú)家使用教材；

嚴(yán)謹(jǐn)治學(xué)、定期考核

附贈(zèng)行業(yè)素質(zhì)、面試技巧等實(shí)用課程

職業(yè)前景

集成電路產(chǎn)業(yè)是未來全球高新技術(shù)產(chǎn)業(yè)的前沿和核心，是最具活力和滲透力的戰(zhàn)略產(chǎn)業(yè)。作為集成電路產(chǎn)業(yè)人才缺口最大的封裝產(chǎn)業(yè)，正需要大量有志于投身該事業(yè)的青年加入其中。

應(yīng)屆畢業(yè)生從事集成電路（IC）封裝行業(yè)，年薪3-6萬……

封裝企業(yè)大多提供相當(dāng)好的福利，包括吃、住、補(bǔ)貼……

想進(jìn)入集成電路行業(yè)的您，請(qǐng)不要猶豫了！

招生對(duì)象 本科理工類專業(yè)及以上學(xué)歷

招生人數(shù) 限30人

開課時(shí)間 2006年3月4日-4月2日

（雙休日上課）共120課時(shí)

課程內(nèi)容：

計(jì)算機(jī)網(wǎng)絡(luò)與UNIX應(yīng)用、半導(dǎo)體基礎(chǔ)理論、集成電路制造工藝、集成電路設(shè)計(jì)概論、集成電路設(shè)計(jì)EDA軟件、基本版圖知識(shí)

開班宗旨：

復(fù)芯微電子IC版圖設(shè)計(jì)師培訓(xùn)為您的職業(yè)生涯鑄造輝煌的起點(diǎn)

培訓(xùn)優(yōu)勢(shì)：

訂單培養(yǎng)、保證推薦、高就業(yè)率

課程特色 校內(nèi)資深講師與企業(yè)在職工程師共同授課；

獨(dú)家使用教材；

嚴(yán)謹(jǐn)治學(xué)、定期考核

附贈(zèng)行業(yè)素質(zhì)、面試技巧等實(shí)用課程

職業(yè)前情：

集成電路產(chǎn)業(yè)是未來全球高新技術(shù)產(chǎn)業(yè)的前沿和核心，是最具活力和滲透力的戰(zhàn)略產(chǎn)業(yè)。作為集成電路產(chǎn)業(yè)的命脈，目前長三角地區(qū)IC設(shè)計(jì)業(yè)的人才缺口已達(dá)20萬……

IC設(shè)計(jì)業(yè)薪酬水平不斷攀升，應(yīng)屆本科生從事IC版圖設(shè)計(jì)起薪達(dá)3000元……

IC設(shè)計(jì)師平均月薪高達(dá)10000元……

看到這些數(shù)字，您還需要猶豫嗎？

誠信責(zé)任創(chuàng)新

咨詢?nèi)?宣佳博老師

咨詢電話 021-51087308*8301

E-mail

TEL (021)- 51087308

篇4

中圖分類號(hào)：G642.0 文獻(xiàn)標(biāo)志碼： A 文章編號(hào)：1002-0845（2012）09-0102-02

集成電路產(chǎn)業(yè)是關(guān)系到國家經(jīng)濟(jì)建設(shè)、社會(huì)發(fā)展和國家安全的新戰(zhàn)略性產(chǎn)業(yè)，是國家核心競(jìng)爭(zhēng)力的重要體現(xiàn)。《國民經(jīng)濟(jì)和社會(huì)發(fā)展第十二個(gè)五年規(guī)劃綱要》明確將集成電路作為新一代信息技術(shù)產(chǎn)業(yè)的重點(diǎn)發(fā)展方向之一。

信息技術(shù)產(chǎn)業(yè)的特點(diǎn)決定了集成電路專業(yè)的畢業(yè)生應(yīng)該具有很高的工程素質(zhì)和實(shí)踐能力。然而，目前很多應(yīng)屆畢業(yè)生實(shí)踐技能較弱，走出校園后普遍還不具備直接參與集成電路設(shè)計(jì)的能力。其主要原因是一些高校對(duì)集成電路專業(yè)實(shí)踐教學(xué)的重視程度不夠，技能培養(yǎng)目標(biāo)和內(nèi)容不明確，導(dǎo)致培養(yǎng)學(xué)生實(shí)踐技能的效果欠佳。因此，研究探索如何加強(qiáng)集成電路專業(yè)對(duì)學(xué)生實(shí)踐技能的培養(yǎng)具有非常重要的現(xiàn)實(shí)意義。

一、集成電路專業(yè)實(shí)踐技能培養(yǎng)的目標(biāo)

集成電路專業(yè)是一門多學(xué)科交叉、高技術(shù)密集的學(xué)科，工程性和實(shí)踐性非常強(qiáng)。其人才培養(yǎng)的目標(biāo)是培養(yǎng)熟悉模擬電路、數(shù)字電路、信號(hào)處理和計(jì)算機(jī)等相關(guān)基礎(chǔ)知識(shí)，以及集成電路制造的整個(gè)工藝流程，掌握集成電路設(shè)計(jì)基本理論和基本設(shè)計(jì)方法，掌握常用集成電路設(shè)計(jì)軟件工具，具有集成電路設(shè)計(jì)、驗(yàn)證、測(cè)試及電子系統(tǒng)開發(fā)能力，能夠從事相關(guān)領(lǐng)域前沿技術(shù)工作的應(yīng)用型高級(jí)技術(shù)人才。

根據(jù)集成電路專業(yè)人才的培養(yǎng)目標(biāo)，我們明確了集成電路專業(yè)的核心專業(yè)能力為：模擬集成電路設(shè)計(jì)、數(shù)字集成電路設(shè)計(jì)、射頻集成電路設(shè)計(jì)以及嵌入式系統(tǒng)開發(fā)四個(gè)方面。圍繞這四個(gè)方面的核心能力，集成電路專業(yè)人才實(shí)踐技能培養(yǎng)的主要目標(biāo)應(yīng)確定為：掌握常用集成電路設(shè)計(jì)軟件工具，具備模擬集成電路設(shè)計(jì)能力、數(shù)字集成電路設(shè)計(jì)能力、射頻集成電路設(shè)計(jì)能力、集成電路版圖設(shè)計(jì)能力以及嵌入式系統(tǒng)開發(fā)能力。

二、集成電路專業(yè)實(shí)踐技能培養(yǎng)的內(nèi)容

1.電子線路應(yīng)用模塊。主要培養(yǎng)學(xué)生具有模擬電路、數(shù)字電路和信號(hào)處理等方面的應(yīng)用能力。其課程主要包含模擬電路、數(shù)字電路、電路分析、模擬電路實(shí)驗(yàn)、數(shù)字電路實(shí)驗(yàn)以及電路分析實(shí)驗(yàn)等。

2.嵌入式系統(tǒng)設(shè)計(jì)模塊。主要培養(yǎng)學(xué)生掌握嵌入式軟件、嵌入式硬件、SOPC和嵌入式應(yīng)用領(lǐng)域的前沿知識(shí)，具備能夠從事面向應(yīng)用的嵌入式系統(tǒng)設(shè)計(jì)能力。其課程主要有C語言程序設(shè)計(jì)、單片機(jī)原理、單片機(jī)實(shí)訓(xùn)、傳感器原理、傳感器接口電路設(shè)計(jì)、FPGA原理與應(yīng)用及SOPC系統(tǒng)設(shè)計(jì)等。

3.集成電路制造工藝模塊。主要培養(yǎng)學(xué)生熟悉半導(dǎo)體集成電路制造工藝流程，掌握集成電路制造各工序工藝原理和操作方法，具備一定的集成電路版圖設(shè)計(jì)能力。其課程主要包含半導(dǎo)體物理、半導(dǎo)體材料、集成電路專業(yè)實(shí)驗(yàn)、集成電路工藝實(shí)驗(yàn)和集成電路版圖設(shè)計(jì)等。

4.模擬集成電路設(shè)計(jì)模塊。主要培養(yǎng)學(xué)生掌握CMOS模擬集成電路設(shè)計(jì)原理與設(shè)計(jì)方法，熟悉模擬集成電路設(shè)計(jì)流程，熟練使用Cadence、Synopsis、Mentor等EDA工具，具備運(yùn)用常用的集成電路EDA軟件工具從事模擬集成電路設(shè)計(jì)的能力。其課程主要包含模擬電路、半導(dǎo)體物理、CMOS模擬集成電路設(shè)計(jì)、集成電路CAD設(shè)計(jì)、集成電路工藝原理、VLSI集成電路設(shè)計(jì)方法和混合集成電路設(shè)計(jì)等。此外，還包括Synopsis認(rèn)證培訓(xùn)相關(guān)課程。

5.數(shù)字集成電路設(shè)計(jì)模塊。主要培養(yǎng)學(xué)生掌握數(shù)字集成電路設(shè)計(jì)原理與設(shè)計(jì)方法，具備運(yùn)用常用的集成電路EDA軟件工具從事數(shù)字集成電路設(shè)計(jì)的能力。其課程主要包含數(shù)字電路、數(shù)字集成電路設(shè)計(jì)、硬件描述語言、VLSI測(cè)試技術(shù)、ASIC設(shè)計(jì)綜合和時(shí)序分析等。

6.射頻集成電路設(shè)計(jì)模塊。主要培養(yǎng)學(xué)生掌握射頻集成電路設(shè)計(jì)原理與設(shè)計(jì)方法，具備運(yùn)用常用的集成電路EDA軟件工具從事射頻集成電路設(shè)計(jì)的能力。其課程主要包含CMOS射頻集成電路設(shè)計(jì)、電磁場(chǎng)技術(shù)、電磁場(chǎng)與

天線和通訊原理等。

在實(shí)踐教學(xué)內(nèi)容的設(shè)置、安排上要符合認(rèn)識(shí)規(guī)律，由易到難，由淺入深，充分考慮學(xué)生的理論知識(shí)基礎(chǔ)與基本技能的訓(xùn)練，既要有利于啟發(fā)學(xué)生的創(chuàng)新思維與意識(shí)，有利于培養(yǎng)學(xué)生創(chuàng)新進(jìn)取的科學(xué)精神，有利于激發(fā)學(xué)生的學(xué)習(xí)興趣，又要保證基礎(chǔ)，注重發(fā)揮學(xué)生主觀能動(dòng)性，強(qiáng)化綜合和創(chuàng)新。因此，在集成電路專業(yè)的實(shí)驗(yàn)教學(xué)安排上，應(yīng)減少緊隨理論課開設(shè)的驗(yàn)證性實(shí)驗(yàn)內(nèi)容比例，增加綜合設(shè)計(jì)型和研究創(chuàng)新型實(shí)驗(yàn)的內(nèi)容，使學(xué)有余力的學(xué)生能發(fā)揮潛能，有利于因材施教。

三、集成電路專業(yè)實(shí)踐技能培養(yǎng)的策略

1.改善實(shí)驗(yàn)教學(xué)條件，提高實(shí)驗(yàn)教學(xué)效果。學(xué)校應(yīng)抓住教育部本科教學(xué)水平評(píng)估的機(jī)會(huì)，加大對(duì)實(shí)驗(yàn)室建設(shè)的經(jīng)費(fèi)投入，加大實(shí)驗(yàn)室軟、硬件建設(shè)力度。同時(shí)加強(qiáng)實(shí)驗(yàn)室制度建設(shè)，制訂修改實(shí)驗(yàn)教學(xué)文件，修訂完善實(shí)驗(yàn)教學(xué)大綱，加強(qiáng)對(duì)實(shí)驗(yàn)教學(xué)的管理和指導(dǎo)。

2.改進(jìn)實(shí)驗(yàn)教學(xué)方法，豐富實(shí)驗(yàn)教學(xué)手段。應(yīng)以學(xué)生為主體，以教師為主導(dǎo)，積極改進(jìn)實(shí)驗(yàn)教學(xué)方法，科學(xué)安排課程實(shí)驗(yàn)，合理設(shè)計(jì)實(shí)驗(yàn)內(nèi)容，給學(xué)生充分的自由空間，引導(dǎo)學(xué)生獨(dú)立思考應(yīng)該怎樣做，使實(shí)驗(yàn)成為可以激發(fā)學(xué)生理論聯(lián)系實(shí)際的結(jié)合點(diǎn)，為學(xué)生創(chuàng)新提供條件。應(yīng)注重利用多媒體技術(shù)來豐富和優(yōu)化實(shí)驗(yàn)教學(xué)手段，如借助實(shí)驗(yàn)輔助教學(xué)平臺(tái)，利用仿真技術(shù)，加強(qiáng)新技術(shù)在實(shí)驗(yàn)中的應(yīng)用，使學(xué)生增加對(duì)實(shí)驗(yàn)的興趣。

3.加強(qiáng)師資隊(duì)伍建設(shè)，確保實(shí)驗(yàn)教學(xué)質(zhì)量。高水平的實(shí)驗(yàn)師資隊(duì)伍，是確保實(shí)驗(yàn)教學(xué)質(zhì)量、培養(yǎng)創(chuàng)新人才的關(guān)鍵。應(yīng)制定完善的有利于實(shí)驗(yàn)師資隊(duì)伍建設(shè)的制度，對(duì)實(shí)驗(yàn)師資隊(duì)伍的人員數(shù)量編制、年齡結(jié)構(gòu)、學(xué)歷結(jié)構(gòu)和職稱結(jié)構(gòu)進(jìn)行規(guī)劃，從職稱、待遇等方面對(duì)實(shí)驗(yàn)師資隊(duì)伍予以傾斜，保證實(shí)驗(yàn)師資隊(duì)伍的穩(wěn)定和發(fā)展。

4.保障實(shí)習(xí)基地建設(shè)，增加就業(yè)競(jìng)爭(zhēng)能力。開展校內(nèi)外實(shí)習(xí)是提高學(xué)生實(shí)踐技能的重要手段。

實(shí)習(xí)基地是學(xué)生獲取科學(xué)知識(shí)、提高實(shí)踐技能的重要場(chǎng)所，對(duì)集成電路專業(yè)人才培養(yǎng)起著重要作用。學(xué)校應(yīng)積極聯(lián)系那些具有一定實(shí)力并且在行業(yè)中有一定知名度的企業(yè)，給能夠提供實(shí)習(xí)場(chǎng)所并愿意支持學(xué)校完成實(shí)習(xí)任務(wù)的單位掛實(shí)習(xí)基地牌匾。另外，可以把企業(yè)請(qǐng)進(jìn)來，聯(lián)合構(gòu)建集成電路專業(yè)校內(nèi)實(shí)踐基地，把企業(yè)和高校的資源最大限度地整合起來，實(shí)現(xiàn)在校教育與產(chǎn)業(yè)需求的無縫聯(lián)接。

5.重視畢業(yè)設(shè)計(jì)，全面提升學(xué)生的綜合應(yīng)用能力。畢業(yè)設(shè)計(jì)是集成電路專業(yè)教學(xué)中最重要的一個(gè)綜合性實(shí)踐教學(xué)環(huán)節(jié)。由于畢業(yè)設(shè)計(jì)工作一般都被安排在最后一個(gè)學(xué)期，此時(shí)學(xué)生面臨找工作和準(zhǔn)備考研復(fù)試的問題，畢業(yè)設(shè)計(jì)的時(shí)間和質(zhì)量有時(shí)很難保證。為了進(jìn)一步加強(qiáng)實(shí)踐環(huán)節(jié)的教學(xué)，應(yīng)讓學(xué)生從大學(xué)四年級(jí)上半學(xué)期就開始畢業(yè)設(shè)計(jì)，因?yàn)槟菚r(shí)學(xué)生已經(jīng)完成基礎(chǔ)課程和專業(yè)基礎(chǔ)課程的學(xué)習(xí)，部分完成專業(yè)課程的學(xué)習(xí)，而專業(yè)課教師往往就是學(xué)生畢業(yè)設(shè)計(jì)的指導(dǎo)教師，在此時(shí)進(jìn)行畢業(yè)設(shè)計(jì)，一方面可以和專業(yè)課學(xué)習(xí)緊密結(jié)合起來，另一方面便于指導(dǎo)教師加強(qiáng)對(duì)學(xué)生的教育和督促。

選題是畢業(yè)設(shè)計(jì)中非常關(guān)鍵的環(huán)節(jié)，通過選題來確定畢業(yè)設(shè)計(jì)的方向和主要內(nèi)容，是做好畢業(yè)設(shè)計(jì)的基礎(chǔ)，決定著畢業(yè)設(shè)計(jì)的效果。因此教師對(duì)畢業(yè)設(shè)計(jì)的指導(dǎo)應(yīng)從幫助學(xué)生選好設(shè)計(jì)題目開始。集成電路專業(yè)畢業(yè)設(shè)計(jì)的選題要符合本學(xué)科研究和發(fā)展的方向，在選題過程中要注重培養(yǎng)學(xué)生綜合分析和解決問題的能力。在畢業(yè)設(shè)計(jì)的過程中，可以讓學(xué)生們適當(dāng)?shù)貐⑴c教師的科研活動(dòng)，以激發(fā)其專業(yè)課學(xué)習(xí)的熱情，在科研實(shí)踐中發(fā)揮和鞏固專業(yè)知識(shí)，提高實(shí)踐能力。

6.全面考核評(píng)價(jià)，科學(xué)檢驗(yàn)技能培養(yǎng)的效果。實(shí)踐技能考核是檢驗(yàn)實(shí)踐培訓(xùn)效果的重要手段。相比理論教學(xué)的考核，實(shí)踐教學(xué)的考核標(biāo)準(zhǔn)不易把握，操作困難，因此各高校普遍缺乏對(duì)實(shí)踐教學(xué)的考核，影響了實(shí)踐技能培養(yǎng)的效果。集成電路專業(yè)學(xué)生的實(shí)踐技能培養(yǎng)貫穿于大學(xué)四年，每個(gè)培養(yǎng)環(huán)節(jié)都應(yīng)進(jìn)行科學(xué)的考核，既要加強(qiáng)實(shí)驗(yàn)教學(xué)的考核，也要加強(qiáng)畢業(yè)設(shè)計(jì)等環(huán)節(jié)的考核。

對(duì)實(shí)驗(yàn)教學(xué)考核可以分為事中考核和事后考核。事中考核是指在實(shí)驗(yàn)教學(xué)進(jìn)行過程中進(jìn)行的質(zhì)量監(jiān)控，教師要對(duì)學(xué)生在實(shí)驗(yàn)過程中的操作表現(xiàn)、學(xué)術(shù)態(tài)度以及參與程度等進(jìn)行評(píng)價(jià)；事后考核是指實(shí)驗(yàn)結(jié)束后要對(duì)學(xué)生提交的實(shí)驗(yàn)報(bào)告進(jìn)行評(píng)價(jià)。這兩部分構(gòu)成實(shí)驗(yàn)課考核成績(jī)，并于期末計(jì)入課程總成績(jī)。這樣做使得學(xué)生對(duì)實(shí)驗(yàn)課的重視程度大大提高，能夠有效地提高實(shí)驗(yàn)課效果。此外，還可將學(xué)生結(jié)合教師的科研開展實(shí)驗(yàn)的情況計(jì)入實(shí)驗(yàn)考核。

7.借助學(xué)科競(jìng)賽，培養(yǎng)團(tuán)隊(duì)協(xié)作意識(shí)和創(chuàng)新能力。集成電路專業(yè)的學(xué)科競(jìng)賽是通過針對(duì)基本理論知識(shí)以及解決實(shí)際問題的能力設(shè)計(jì)的、以學(xué)生為參賽主體的比賽。學(xué)科競(jìng)賽能夠在緊密結(jié)合課堂教學(xué)或新技術(shù)應(yīng)用的基礎(chǔ)上，以競(jìng)賽的方式培養(yǎng)學(xué)生的綜合能力，引導(dǎo)學(xué)生通過完成競(jìng)賽任務(wù)來發(fā)現(xiàn)問題、解決問題，并增強(qiáng)學(xué)生的學(xué)習(xí)興趣及研究的主動(dòng)性，培養(yǎng)學(xué)生的團(tuán)隊(duì)協(xié)作意識(shí)和創(chuàng)新精神。

在參加競(jìng)賽的整個(gè)過程中，學(xué)生不僅需要對(duì)學(xué)習(xí)過的若干門專業(yè)課程進(jìn)行回顧，靈活運(yùn)用，還要查閱資料、搜集信息，自主提出設(shè)計(jì)思想和解決問題的辦法，既檢驗(yàn)了學(xué)生的專業(yè)知識(shí)，又促使學(xué)生主動(dòng)地學(xué)習(xí)，最終使學(xué)生的動(dòng)手能力、自學(xué)能力、科學(xué)思維能力和創(chuàng)業(yè)創(chuàng)新能力都得到不斷的提高。而教師通過考察學(xué)生在參賽過程中運(yùn)用所學(xué)知識(shí)的能力，認(rèn)真總結(jié)參賽經(jīng)驗(yàn)，分析由此暴露出的相關(guān)教學(xué)環(huán)節(jié)的問題和不足，能夠相應(yīng)地改進(jìn)教學(xué)方法與內(nèi)容，有利于提高技能教學(xué)的有效性。

此外，還應(yīng)鼓勵(lì)學(xué)生積極申報(bào)校內(nèi)的創(chuàng)新實(shí)驗(yàn)室項(xiàng)目和實(shí)驗(yàn)室開放基金項(xiàng)目，通過這些項(xiàng)目的研究可以極大地提高學(xué)生的實(shí)踐動(dòng)手能力和創(chuàng)新能力。

參考文獻(xiàn)：

[1]袁穎，等.依托專業(yè)特色，培養(yǎng)創(chuàng)新人才[J]. 電子世界，2012（1）.

[2]袁穎，等.集成電路設(shè)計(jì)實(shí)踐教學(xué)課程體系的研究[J]. 實(shí)驗(yàn)技術(shù)與管理，2009（6）.

[3]李山，等.以新理念完善工程應(yīng)用型人才培養(yǎng)的創(chuàng)新模式[J]. 高教研究與實(shí)踐，2011（1）.

篇5

中圖分類號(hào)：G647 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-9324（2013）44-0089-02

集成電路設(shè)計(jì)是學(xué)科交叉特性顯著的一個(gè)學(xué)科，且其發(fā)展日新月異，技術(shù)更新非常快，而其主要的更新點(diǎn)體現(xiàn)在工藝水平、設(shè)計(jì)思想和設(shè)計(jì)手段上。例如，在設(shè)計(jì)SOC等大規(guī)模集成電路時(shí)，設(shè)計(jì)者首先要全方位地把握系統(tǒng)的主體框架，另外還要注重各個(gè)環(huán)節(jié)中的細(xì)節(jié)，有效利用EDA軟件來精確地實(shí)現(xiàn)設(shè)計(jì)并驗(yàn)證其正確性。目前大多數(shù)高校開設(shè)的集成電路設(shè)計(jì)課程融入了多媒體教學(xué)，但多媒體教學(xué)多局限于PPT課件教學(xué)，雖然在教學(xué)內(nèi)容上與過去的板書教學(xué)相比得到了很大的擴(kuò)充，但從教學(xué)體系上說對(duì)于工程化設(shè)計(jì)流程的介紹缺乏連貫性、完整性，各個(gè)知識(shí)點(diǎn)的介紹相對(duì)來說較為孤立，學(xué)生對(duì)所學(xué)知識(shí)的理解無法融會(huì)貫通，對(duì)工程化設(shè)計(jì)的理解停留在概念的層面上。目前課程安排中普遍采用理論教學(xué)為主，存在實(shí)踐環(huán)節(jié)過少、實(shí)踐環(huán)節(jié)不成完備體系等問題。學(xué)生工程實(shí)踐能力不能得到有效提升，用人單位需要花大量的時(shí)間和人力對(duì)應(yīng)屆學(xué)生進(jìn)行培訓(xùn)；學(xué)生容易產(chǎn)生挫折情緒，不能快速適應(yīng)崗位需求。本教改通過對(duì)目前國內(nèi)急需集成電路設(shè)計(jì)人才的現(xiàn)狀的思考，對(duì)集成電路設(shè)計(jì)課程的教學(xué)進(jìn)行改革，實(shí)施以工程需求為導(dǎo)向，以工程界典型數(shù)字集成電路設(shè)計(jì)和驗(yàn)證流程為主線的閉環(huán)式教學(xué)。在國家急需系統(tǒng)級(jí)集成電路設(shè)計(jì)實(shí)用型工程人才的指導(dǎo)思想下，在工科院校要培養(yǎng)能為社會(huì)所用工程人才的辦學(xué)宗旨下，以開發(fā)學(xué)生潛力、提高學(xué)生自主學(xué)習(xí)積極性為目的，結(jié)合用人單位的用人需求，我院集成電路設(shè)計(jì)課程嘗試閉環(huán)教育，即課程的章節(jié)設(shè)置參照工程界數(shù)字集成電路系統(tǒng)的典型設(shè)計(jì)流程，知識(shí)內(nèi)容涵蓋從設(shè)計(jì)到流片生產(chǎn)甚至測(cè)試的每一個(gè)環(huán)節(jié)，而每一個(gè)重要環(huán)節(jié)都有工程實(shí)驗(yàn)與之相對(duì)應(yīng)，形成完備的閉環(huán)知識(shí)體系。本教改項(xiàng)目閉環(huán)教育可分為理論教育環(huán)節(jié)和實(shí)驗(yàn)教育環(huán)節(jié)。

一、理論教育環(huán)節(jié)

閉環(huán)教育中的理論教育以工程界大型數(shù)字集成電路設(shè)計(jì)的典型流程為教學(xué)切入點(diǎn)，然后以該流程為主線介紹各個(gè)階段涉及的理論知識(shí)和可供使用的EDA軟件，每次進(jìn)入下一設(shè)計(jì)階段的講解前，都會(huì)重新鏈接至流程圖，見圖1所示。反復(fù)出現(xiàn)的設(shè)計(jì)流程圖，一方面可以加深學(xué)生對(duì)設(shè)計(jì)流程的印象；另一方面針對(duì)當(dāng)前內(nèi)容在流程中出現(xiàn)的位置，突出當(dāng)前設(shè)計(jì)階段與系統(tǒng)設(shè)計(jì)的整體關(guān)聯(lián)，加強(qiáng)學(xué)生對(duì)各個(gè)設(shè)計(jì)階段的設(shè)計(jì)目的、設(shè)計(jì)方法、EDA軟件中參數(shù)設(shè)定偏重點(diǎn)的理解。這種教育方法區(qū)別于傳統(tǒng)的單純的由點(diǎn)及面的教育方法，避免出現(xiàn)只見樹木不見森林的情況，能夠在注重細(xì)節(jié)的同時(shí)加強(qiáng)整體觀念。

二、實(shí)踐教育環(huán)節(jié)

實(shí)踐教育環(huán)節(jié)主要是指與理論教育相配套結(jié)合的系列實(shí)驗(yàn)。針對(duì)每個(gè)設(shè)計(jì)階段都安排相應(yīng)的較為全面的實(shí)驗(yàn)，與該階段的理論知識(shí)形成閉環(huán)。而且，所有的實(shí)驗(yàn)基本可按照從系統(tǒng)設(shè)計(jì)開始到流片、測(cè)試的完整設(shè)計(jì)流程串接起來。

圖1 大型數(shù)字集成電路設(shè)計(jì)的典型流程

實(shí)驗(yàn)指導(dǎo)書撰寫了前端設(shè)計(jì)內(nèi)容，在數(shù)字集成電路系統(tǒng)初期的系統(tǒng)分析、功能模塊劃分、具體硬件語言描述編譯階段，加入以硬件語言描述、編譯、仿真為偏重的上機(jī)實(shí)驗(yàn)，目的是學(xué)習(xí)良好的系統(tǒng)全局觀，掌握過硬的代碼編寫能力，并將設(shè)計(jì)下載至FPGA中作為初步的硬件設(shè)計(jì)驗(yàn)證手段；撰寫了后端設(shè)計(jì)內(nèi)容，采用Cadence公司的自動(dòng)布局布線器SE進(jìn)行布局布線，介紹面向數(shù)字化集成電路的標(biāo)準(zhǔn)化單元概念及其相關(guān)工藝庫文件的作用，著重講授從網(wǎng)表到版圖的轉(zhuǎn)化過程以及需要注意的問題，如電源網(wǎng)絡(luò)的合理布局、時(shí)鐘網(wǎng)絡(luò)的時(shí)序匹配及平衡扇出等方面的考慮。利用版圖編輯器Virtuoso Layout進(jìn)行版圖驗(yàn)證，介紹標(biāo)準(zhǔn)單元版圖與定制版圖的區(qū)別、版圖設(shè)計(jì)與工藝制程的關(guān)系，重點(diǎn)在于使學(xué)生在對(duì)版圖建立感性認(rèn)識(shí)的同時(shí)對(duì)IP保護(hù)有更深層次的理解。Verilog仿真器進(jìn)行版圖后仿真實(shí)驗(yàn)，強(qiáng)調(diào)版圖寄生參數(shù)對(duì)系統(tǒng)功能、時(shí)序的影響，后仿真時(shí)序文件反標(biāo)的含義；明確后仿真對(duì)于保證設(shè)計(jì)正確性的意義；培養(yǎng)認(rèn)真負(fù)責(zé)的驗(yàn)證思想。

實(shí)踐教育環(huán)節(jié)大致分為前端設(shè)計(jì)階段、后端設(shè)計(jì)階段、測(cè)試階段。

1.前端設(shè)計(jì)階段。在數(shù)字集成電路系統(tǒng)初期的系統(tǒng)分析、功能模塊劃分、具體硬件語言描述編譯階段，加入以硬件語言描述、編譯、仿真為偏重的上機(jī)實(shí)驗(yàn)，目的是學(xué)習(xí)良好的系統(tǒng)全局觀，掌握過硬的代碼編寫能力，并將設(shè)計(jì)下載至FPGA中作為初步的硬件設(shè)計(jì)驗(yàn)證手段。

篇6

二、變革教學(xué)理念與模式

CDIO（構(gòu)思、設(shè)計(jì)、實(shí)施、運(yùn)行）理念，是目前國內(nèi)外各高校開始提出的新型教育理念，將工程創(chuàng)新教育結(jié)合課程教學(xué)模式，旨在緩解高校人才培養(yǎng)模式與企業(yè)人才需求的沖突[4]。在實(shí)際教學(xué)過程中，結(jié)合黑龍江大學(xué)集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)的“數(shù)模混合集成電路設(shè)計(jì)”課程，基于“逐次逼近型模數(shù)轉(zhuǎn)換器（SARADC）”的課題項(xiàng)目開展教學(xué)內(nèi)容，將各個(gè)獨(dú)立分散的模擬或數(shù)字電路模塊的設(shè)計(jì)進(jìn)行有機(jī)串聯(lián)，使之成為具有連貫性的課題實(shí)踐內(nèi)容。在教學(xué)周期內(nèi)，以學(xué)生為主體、教師為引導(dǎo)的教學(xué)模式，令學(xué)生“做中學(xué)”，讓學(xué)生有目的地將理論切實(shí)應(yīng)用于實(shí)踐中，完成“構(gòu)思、設(shè)計(jì)、實(shí)踐和驗(yàn)證”的整體流程，使學(xué)生系統(tǒng)地掌握集成電路全定制方案的具體實(shí)施方法及設(shè)計(jì)操作流程。同時(shí)，通過以小組為單位，進(jìn)行團(tuán)隊(duì)合作，在組內(nèi)或組間的相互交流與學(xué)習(xí)中，相互促進(jìn)提高，培養(yǎng)學(xué)生善于思考、發(fā)現(xiàn)問題及解決問題的能力，鍛煉學(xué)生團(tuán)隊(duì)工作的能力及創(chuàng)新能力，并可以通過對(duì)新結(jié)構(gòu)、新想法進(jìn)行不同程度獎(jiǎng)勵(lì)加分的形式以激發(fā)學(xué)生的積極性和創(chuàng)新力。此外，該門課程的考核形式也不同，不是通過以往的試卷筆試形式來確定學(xué)生得分，而是以畢業(yè)論文的撰寫要求，令每一組提供一份完整翔實(shí)的數(shù)據(jù)報(bào)告，鍛煉學(xué)生撰寫論文、數(shù)據(jù)整理的能力，為接下來學(xué)期中的畢業(yè)設(shè)計(jì)打下一定的基礎(chǔ)。而對(duì)于教師的要求，不僅要有扎實(shí)的理論基礎(chǔ)還應(yīng)具備豐富的實(shí)踐經(jīng)驗(yàn)，因此青年教師要不斷提高專業(yè)能力和素質(zhì)。可通過參加研討會(huì)、專業(yè)講座、企業(yè)實(shí)習(xí)、項(xiàng)目合作等途徑分享和學(xué)習(xí)實(shí)踐經(jīng)驗(yàn)，同時(shí)還應(yīng)定期邀請(qǐng)校外專家或?qū)I(yè)工程師進(jìn)行集成電路方面的專業(yè)座談、學(xué)術(shù)交流、技術(shù)培訓(xùn)等，進(jìn)行教學(xué)及實(shí)踐的指導(dǎo)。

三、加強(qiáng)EDA實(shí)踐教學(xué)

首先，根據(jù)企業(yè)的技術(shù)需求，引進(jìn)目前使用的主流EDA工具軟件，讓學(xué)生在就業(yè)前就可以熟練掌握應(yīng)用，將工程實(shí)際和實(shí)驗(yàn)教學(xué)緊密聯(lián)系，積累經(jīng)驗(yàn)的同時(shí)增加學(xué)生就業(yè)及繼續(xù)深造的機(jī)會(huì)，為今后競(jìng)爭(zhēng)打下良好的基礎(chǔ)。2009—2015年，黑龍江大學(xué)先后引進(jìn)數(shù)字集成電路設(shè)計(jì)平臺(tái)Xilinx和FPGA實(shí)驗(yàn)箱、華大九天開發(fā)的全定制集成電路EDA設(shè)計(jì)工具Aether以及Synopsys公司的EDA設(shè)計(jì)工具等，最大可能地滿足在校本科生和研究生的學(xué)習(xí)和科研。而面對(duì)目前學(xué)生人數(shù)眾多但實(shí)驗(yàn)教學(xué)資源相對(duì)不足的情況，如果可以借助黑龍江大學(xué)的校園網(wǎng)進(jìn)行網(wǎng)絡(luò)集成電路設(shè)計(jì)平臺(tái)的搭建，實(shí)現(xiàn)遠(yuǎn)程登錄，則在一定程度上可以滿足學(xué)生在課后進(jìn)行自主學(xué)習(xí)的需要[5]。其次，根據(jù)企業(yè)崗位的需求可合理安排EDA實(shí)踐教學(xué)內(nèi)容，適當(dāng)增加實(shí)踐課程的學(xué)時(shí)。如通過運(yùn)算放大器、差分放大器、采樣電路、比較器電路、DAC、邏輯門電路、有限狀態(tài)機(jī)、分頻器、數(shù)顯鍵盤控制等各種類型電路模塊的設(shè)計(jì)和仿真分析，令學(xué)生掌握數(shù)字、模擬、數(shù)模混合集成電路的設(shè)計(jì)方法及流程，在了解企業(yè)對(duì)于數(shù)字、模擬、數(shù)模混合集成電路設(shè)計(jì)以及版圖設(shè)計(jì)等崗位要求的基礎(chǔ)上，有針對(duì)性地進(jìn)行模塊課程的學(xué)習(xí)與實(shí)踐操作的鍛煉，使學(xué)生對(duì)于相關(guān)的EDA實(shí)踐內(nèi)容真正融會(huì)貫通，為今后就業(yè)做好充足的準(zhǔn)備。第三，根據(jù)集成電路設(shè)計(jì)本科理論課程的教學(xué)內(nèi)容，以各應(yīng)用軟件為基礎(chǔ)，結(jié)合多媒體的教學(xué)方法，選取結(jié)合于理論課程內(nèi)容的實(shí)例，制定和編寫相應(yīng)內(nèi)容的實(shí)驗(yàn)課件及操作流程手冊(cè)，如黑龍江大學(xué)的“CMOS模擬集成電路設(shè)計(jì)”和“數(shù)字集成電路設(shè)計(jì)”課程，都已制定了比較詳盡的實(shí)踐手冊(cè)及實(shí)驗(yàn)內(nèi)容課件；通過網(wǎng)絡(luò)平臺(tái)，使學(xué)生能夠更加方便地分享教學(xué)資源并充分利用資源隨時(shí)隨地地學(xué)習(xí)。

篇7

二、針對(duì)企業(yè)要求的版圖設(shè)計(jì)教學(xué)規(guī)劃

1.數(shù)字版圖設(shè)計(jì)。數(shù)字集成電路版圖設(shè)計(jì)是由自動(dòng)布局布線工具結(jié)合版圖驗(yàn)證工具實(shí)現(xiàn)的。自動(dòng)布局布線工具加載準(zhǔn)備好的由verilog程序經(jīng)過DC綜合后的網(wǎng)表文件與Foundry提供的數(shù)字邏輯標(biāo)準(zhǔn)單元版圖庫文件和I/O的庫文件，它包括物理庫、時(shí)序庫、時(shí)序約束文件。在數(shù)字版圖設(shè)計(jì)時(shí)，一是熟練使用自動(dòng)布局布線工具如Encounter、Astro等，鑒于很少有學(xué)校開設(shè)這門課程，可以推薦學(xué)生自學(xué)或是參加專業(yè)培訓(xùn)。二是數(shù)字邏輯標(biāo)準(zhǔn)單元版圖庫的設(shè)計(jì)，可以由Foundry廠提供，也可由公司自定制標(biāo)準(zhǔn)單元版圖庫，因此對(duì)于初學(xué)者而言設(shè)計(jì)好標(biāo)準(zhǔn)單元版圖使其符合行業(yè)規(guī)范至關(guān)重要。2.模擬版圖設(shè)計(jì)。在模擬集成電路設(shè)計(jì)中，無論是CMOS還是雙極型電路，主要目標(biāo)并不是芯片的尺寸，而是優(yōu)化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設(shè)計(jì)者，更關(guān)心的是電路的性能，了解電壓和電流以及它們之間的相互關(guān)系，應(yīng)當(dāng)知道為什么差分對(duì)需要匹配，應(yīng)當(dāng)知道有關(guān)信號(hào)流、降低寄生參數(shù)、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎(chǔ)上去優(yōu)化尺寸的，面積在某種程度上說仍然是一個(gè)問題，但不再是壓倒一切的問題。在模擬電路版圖設(shè)計(jì)中，性能比尺寸更重要。另外，模擬集成電路版圖設(shè)計(jì)師作為前端電路設(shè)計(jì)師的助手，經(jīng)常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導(dǎo)線是否有大電流流過等，這就要求版圖設(shè)計(jì)師不僅懂工藝而且能看懂模擬電路。3.逆向版圖設(shè)計(jì)。集成電路逆向設(shè)計(jì)其實(shí)就是芯片反向設(shè)計(jì)。它是通過對(duì)芯片內(nèi)部電路的提取與分析、整理，實(shí)現(xiàn)對(duì)芯片技術(shù)原理、設(shè)計(jì)思路、工藝制造、結(jié)構(gòu)機(jī)制等方面的深入洞悉。因此，對(duì)工藝了解的要求更高。反向設(shè)計(jì)流程包括電路提取、電路整理、分析仿真驗(yàn)證、電路調(diào)整、版圖提取整理、版圖繪制驗(yàn)證及后仿真等。設(shè)計(jì)公司對(duì)反向版圖設(shè)計(jì)的要求較高，版圖設(shè)計(jì)工作還涵蓋了電路提取與整理，這就要求版圖設(shè)計(jì)師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數(shù)字標(biāo)準(zhǔn)單元電路工作原理。

篇8

對(duì)于數(shù)字集成電路而言，其涉及到的工作都是比較復(fù)雜的，自身的功能也比較多樣，為了在驗(yàn)證方面獲得較高的提升，必須在驗(yàn)證指標(biāo)、驗(yàn)證手段上進(jìn)行優(yōu)化。對(duì)于數(shù)字集成電路FPGA驗(yàn)證而言，其本身就是重要的組成部分，而在參數(shù)的驗(yàn)證和功能的分析方面，都表現(xiàn)出了一定的復(fù)雜特點(diǎn)，傳統(tǒng)的模式無法滿足現(xiàn)階段的需求。所以，我們要針對(duì)數(shù)字集成電路FPGA驗(yàn)證的特點(diǎn)、目的、要求，完成各項(xiàng)工作的不斷提升。在此，本文主要對(duì)數(shù)字集成電路FPGA驗(yàn)證展開討論。

1 FPGA概述

在數(shù)字集成電路當(dāng)中，F(xiàn)PGA所發(fā)揮的作用是非常積極的，現(xiàn)如今已經(jīng)成為了不可或缺的重要組成部分。從應(yīng)用的角度來分析，F(xiàn)PGA是一種現(xiàn)場(chǎng)編程門陣列，它主要是在可編程器基礎(chǔ)上，進(jìn)一步發(fā)展的產(chǎn)物。可編程器主要包括PAL、GAL、CPLD等等。FPGA在具體的應(yīng)用過程中，具有較強(qiáng)的針對(duì)性，其主要是作為專用集成電路領(lǐng)域的服務(wù)，并且自身所代表的是一種半制定的電路。從客觀的角度來分析，F(xiàn)PGA的出現(xiàn)和應(yīng)用，不僅在很多方面解決了定制電路所表現(xiàn)出的不足，同時(shí)又在很大程度上克服了原有的問題，主要是克服了編程器件門電路數(shù)有限的缺點(diǎn)。由此可見，數(shù)字集成電路在應(yīng)用FPGA以后，本身所獲得的進(jìn)步是非常突出的，并且在客觀上和主觀上，均創(chuàng)造了較大的效益，是非常值得肯定的。

2 FPGA器件介紹

隨著數(shù)字集成電路的不斷發(fā)展，F(xiàn)PGA的應(yīng)用效果也越來越突出。目前，關(guān)于數(shù)字集成電路FPGA驗(yàn)證，業(yè)界內(nèi)展開了大量的討論。對(duì)于FPGA驗(yàn)證而言，需從客觀實(shí)際出發(fā)。FPGA器件，是驗(yàn)證數(shù)字集成電路的主要工具，因此首先要在該方面做出足夠的努力。在芯片流片之前，對(duì)數(shù)字集成電路的整體設(shè)計(jì)，開展有效的FPGA驗(yàn)證，能夠針對(duì)數(shù)字集成電路的實(shí)際工作情況，進(jìn)行深入的了解和分析；針對(duì)遇到的問題，可以采取有效的方案來解決，避免造成較大的損失。

相對(duì)而言，采用FPGA進(jìn)行驗(yàn)證的過程中，硬件環(huán)境的標(biāo)準(zhǔn)是比較高的。首先，我們?cè)隍?yàn)證工作之前，必須設(shè)計(jì)出相應(yīng)的PCB板，完成相關(guān)系統(tǒng)的驗(yàn)證和構(gòu)建。其次，在驗(yàn)證的過程中，必須充分考慮到成本的問題，與芯片的流片費(fèi)用相比較，F(xiàn)PGA的驗(yàn)證成本較低，是主流的選擇。第三，數(shù)字集成電路FPGA驗(yàn)證過程中，多數(shù)情況是由兩個(gè)部分組成的，分別是FPGA和器件。器件主要包括開關(guān)、存儲(chǔ)器、LED、轉(zhuǎn)接頭等等。

數(shù)字集成電路FPGA驗(yàn)證時(shí)，需針對(duì)不同的電路實(shí)施有效的驗(yàn)證。例如，在實(shí)際工作當(dāng)中，如果是要驗(yàn)證EPA類型的芯片，必須對(duì)成本因素進(jìn)行充分的考量。建議選擇Spartan3 XC3S1500 FPGA進(jìn)行驗(yàn)證處理。選擇該類型的FPGA，原因在于，其芯片為150萬門級(jí)，能夠滿足EPA的客觀需求。同時(shí)，在FPGA的利用率方面，超過了90%，各方面均取得較好成果。

3 基于FPGA的驗(yàn)證環(huán)境

數(shù)字集成電路在目前的發(fā)展中，獲得了社會(huì)上廣泛的重視，并且在很多方面都表現(xiàn)出了較強(qiáng)的高端性。為了在FPGA驗(yàn)證方面取得更多的進(jìn)展，必須針對(duì)驗(yàn)證環(huán)境進(jìn)行深入的分析。本文認(rèn)為，一個(gè)比較完整的驗(yàn)證方案，其在執(zhí)行過程中，必須充分的考慮到芯片的實(shí)際工作環(huán)境，考慮到理想的驗(yàn)證環(huán)境，考慮到二者的具體差別。尤其是在網(wǎng)絡(luò)的工作環(huán)境方面，其包含很多復(fù)雜的數(shù)據(jù)包，將會(huì)對(duì)最終的驗(yàn)證造成不利的影響。例如，我們?cè)陂_展EPA芯片的驗(yàn)證工作中，可嘗試使用OVM庫類驗(yàn)證芯片的基本通信系統(tǒng)、功能，再利用FPGA的輔助驗(yàn)證，與時(shí)鐘進(jìn)行同步處理，從而選擇合理的驗(yàn)證方式，針對(duì)數(shù)字集成電路完成比較全方位的驗(yàn)證，實(shí)現(xiàn)客觀工作的較大進(jìn)步。

4 關(guān)于數(shù)字集成電路FPGA驗(yàn)證的討論

數(shù)字集成電路FPGA的驗(yàn)證工作，在很多方面都表現(xiàn)出了較高的復(fù)雜性和較強(qiáng)的技術(shù)性，現(xiàn)階段的部分工作雖然得到了較大的進(jìn)步，但也有一些問題，還沒有進(jìn)行充分的解決，這對(duì)將來的發(fā)展，會(huì)產(chǎn)生一定的威脅和不良影響。例如，F(xiàn)PGA基于查找表結(jié)構(gòu)，有固定的設(shè)計(jì)約束和要求，以及定義明確的標(biāo)準(zhǔn)功能，而ASIC基于標(biāo)準(zhǔn)單元和宏單元，按照一般IC設(shè)計(jì)流程進(jìn)行設(shè)計(jì)，并采用標(biāo)準(zhǔn)的工藝線進(jìn)行流片，在設(shè)計(jì)時(shí)存在的選項(xiàng)以及需要考慮的問題往往比FPGA多很多，所以在將FPGA設(shè)計(jì)轉(zhuǎn)化為ASIC設(shè)計(jì)時(shí)，需要考慮如何轉(zhuǎn)化并了解這些轉(zhuǎn)化可能帶來的相關(guān)風(fēng)險(xiǎn)。

5 總結(jié)

本文對(duì)數(shù)字集成電路FPGA驗(yàn)證展開討論，從目前的工作來看，F(xiàn)PGA在驗(yàn)證過程中，表現(xiàn)出的積極效果還是非常值得肯定的，各項(xiàng)工作均未出現(xiàn)惡性循環(huán)。今后，應(yīng)在數(shù)字集成電路以及FPGA驗(yàn)證兩方面，開展深入的研究，健全工作體系的同時(shí)，加強(qiáng)操作的簡(jiǎn)潔性。

參考文獻(xiàn)

[1]陳玉潔，張春.基于EDA平臺(tái)的數(shù)字集成電路快速成型系統(tǒng)的設(shè)計(jì)[J].實(shí)驗(yàn)技術(shù)與管理，2012，09：101-102+107.

[2]張娓娓，張?jiān)缕剑瑓慰∠?常用數(shù)字集成電路的使用常識(shí)[J].河北能源職業(yè)技術(shù)學(xué)院學(xué)報(bào)，2012，03：65-68.

[3]呂曉春.數(shù)字集成電路設(shè)計(jì)理論研究[J]. 就業(yè)與保障，2012，12：32-33.

[4]伍思碩，唐賢健.數(shù)字集成電路的應(yīng)用研究[J].電腦知識(shí)與技術(shù)，2014，19：4476-4477.

[5]閆露露，王容石子，尹繼武.基于AT89C51的數(shù)字集成電路測(cè)試儀的設(shè)計(jì)[J].電子質(zhì)量，2010，08：7-9.

作者簡(jiǎn)介

于維佳 （1982-），男，廣西壯族自治區(qū)柳州市人。碩士學(xué)位。現(xiàn)為柳州鐵道職業(yè)技術(shù)學(xué)院講師。研究方向?yàn)橹悄軝z測(cè)與控制技術(shù)。

作者單位

篇9

2集成電路設(shè)計(jì)類課程體系改革探索和教學(xué)模式的改進(jìn)

2014年“數(shù)字集成電路設(shè)計(jì)”課程被列入我校卓越課程的建設(shè)項(xiàng)目，以此為契機(jī)，卓越課程建設(shè)小組對(duì)集成電路設(shè)計(jì)類課程進(jìn)行了探索性的“多維一體”的教學(xué)改革，運(yùn)用多元化的教學(xué)組織形式，通過合作學(xué)習(xí)、小組討論、項(xiàng)目學(xué)習(xí)、課外實(shí)訓(xùn)等方式，營造開放、協(xié)作、自主的學(xué)習(xí)氛圍和批判性的學(xué)習(xí)環(huán)境。

2．1新型集成電路設(shè)計(jì)課程體系探索

由于統(tǒng)一的人才培養(yǎng)方案，造成了學(xué)生“學(xué)而不精”局面，培養(yǎng)出來的學(xué)生很難快速適應(yīng)企業(yè)的需求，往往企業(yè)還需追加6～12個(gè)月的實(shí)訓(xùn)，學(xué)生才能逐漸掌握專業(yè)技能，適應(yīng)工作崗位。因此，本卓越課程建設(shè)小組試圖根據(jù)差異化的人才培養(yǎng)目標(biāo)，探索新型集成電路設(shè)計(jì)類課程體系，重新規(guī)劃課程體系，突出課程的差異化設(shè)置。集成電路設(shè)計(jì)類課程的差異化，即根據(jù)不同的人才培養(yǎng)目標(biāo)，開設(shè)不同的專業(yè)課程。比如，一些班級(jí)側(cè)重培養(yǎng)集成電路前端設(shè)計(jì)的高端人才，其開設(shè)的集成電路設(shè)計(jì)類課程包括數(shù)字集成電路設(shè)計(jì)、集成電路系統(tǒng)與芯片設(shè)計(jì)、模擬集成電路設(shè)計(jì)、射頻電路基礎(chǔ)、硬件描述語言與FPGA設(shè)計(jì)、集成電路EDA技術(shù)、集成電路工藝原理等；另外的幾個(gè)班級(jí)，則側(cè)重于集成電路后端設(shè)計(jì)的高端人才培養(yǎng)，其開設(shè)的集成電路設(shè)計(jì)類課程包括數(shù)字集成電路設(shè)計(jì)、CMOS模擬集成電路設(shè)計(jì)、版圖設(shè)計(jì)技術(shù)、集成電路工藝原理、集成電路CAD、集成電路封裝與集成電路測(cè)試等。在多元化的培養(yǎng)模式中，加入實(shí)訓(xùn)環(huán)節(jié)，為期一年，設(shè)置在第七、八學(xué)期。學(xué)生可自由選擇，或留在學(xué)校參與教師團(tuán)隊(duì)的項(xiàng)目進(jìn)行實(shí)訓(xùn)，或進(jìn)入企業(yè)實(shí)習(xí)，以此來提高學(xué)生的專業(yè)技能與綜合素質(zhì)。

2．2理論課課堂教學(xué)方式的改進(jìn)

傳統(tǒng)的課堂理論教學(xué)方式主要“以教為主”，缺少了“以學(xué)為主”的互動(dòng)環(huán)節(jié)和自主學(xué)習(xí)環(huán)節(jié)。通過增加以學(xué)生為主導(dǎo)的學(xué)習(xí)環(huán)節(jié)，提高學(xué)生學(xué)習(xí)的興趣和學(xué)習(xí)效果。改進(jìn)措施如下：

（1）適當(dāng)降低精講學(xué)時(shí)。精講學(xué)時(shí)從以往的占課程總學(xué)時(shí)的75％～80％，降低為30％～40％，課程的重點(diǎn)和難點(diǎn)由主講教師精講，精講環(huán)節(jié)重在使學(xué)生掌握扎實(shí)的理論基礎(chǔ)。

（2）增加課堂互動(dòng)和自學(xué)學(xué)時(shí)。其學(xué)時(shí)由原來的占理論學(xué)時(shí)不到5％增至40％～50％。

（3）采用多樣化課堂教學(xué)手段，包括團(tuán)隊(duì)合作學(xué)習(xí)、課堂小組討論和自主學(xué)習(xí)等，激發(fā)學(xué)生自主學(xué)習(xí)的興趣。比如，教師結(jié)合當(dāng)前本專業(yè)國內(nèi)外發(fā)展趨勢(shì)、研究熱點(diǎn)和實(shí)踐應(yīng)用等，將課程內(nèi)容凝練成幾個(gè)專題供學(xué)生進(jìn)行小組討論，每小組人數(shù)控制在3～4人，課堂討論時(shí)間安排不低于課程總學(xué)時(shí)的30％［3］。專題內(nèi)容由學(xué)生通過自主學(xué)習(xí)的方式完成，小組成員在查閱大量的文獻(xiàn)資料后，撰寫報(bào)告，在課堂上與師生進(jìn)行交流。課堂理論教學(xué)方式的改進(jìn)，充分調(diào)動(dòng)了學(xué)生的學(xué)習(xí)熱情和積極性，使學(xué)生從被動(dòng)接受變?yōu)橹鲃?dòng)學(xué)習(xí)，既活躍了課堂氣氛，也營造了自主、平等、開放的學(xué)習(xí)氛圍。

2．3課程實(shí)驗(yàn)環(huán)節(jié)的改進(jìn)

為使學(xué)生盡快掌握集成電路設(shè)計(jì)經(jīng)驗(yàn)，提高動(dòng)手實(shí)踐能力，探索一種內(nèi)容合適、難度適中的集成電路設(shè)計(jì)實(shí)驗(yàn)教學(xué)方法勢(shì)在必行。本課程建設(shè)小組將從以下幾個(gè)方面對(duì)課程實(shí)驗(yàn)環(huán)節(jié)進(jìn)行改進(jìn)：

（1）適當(dāng)提高教學(xué)實(shí)驗(yàn)課時(shí)占課程總學(xué)時(shí)的比例，使理論和實(shí)驗(yàn)學(xué)時(shí)的比例不高于2∶1。

（2）增加課外實(shí)驗(yàn)任務(wù)。除實(shí)驗(yàn)學(xué)時(shí)內(nèi)必須完成的實(shí)驗(yàn)外，教師可增設(shè)多個(gè)備選實(shí)驗(yàn)供學(xué)生選擇。學(xué)生可在開放實(shí)驗(yàn)室完成相關(guān)實(shí)驗(yàn)內(nèi)容，為學(xué)生提供更多的自主思考和探索空間。

（3）提升集成電路設(shè)計(jì)實(shí)驗(yàn)室的軟、硬件環(huán)境。本專業(yè)通過申請(qǐng)實(shí)驗(yàn)室改造經(jīng)費(fèi)，已完成多個(gè)相關(guān)實(shí)驗(yàn)室的軟、硬件升級(jí)換代。目前，實(shí)驗(yàn)室配套完善的EDA輔助電路設(shè)計(jì)軟件，該系列軟件均為業(yè)界認(rèn)可且使用率較高的軟件。

（4）統(tǒng)籌安排集成電路設(shè)計(jì)類課程群的教學(xué)實(shí)驗(yàn)環(huán)節(jié)，力爭(zhēng)使課程群的實(shí)驗(yàn)內(nèi)容覆蓋設(shè)計(jì)全流程。由于集成電路設(shè)計(jì)類課程多、覆蓋面大，且由不同教師進(jìn)行授課，因此課程實(shí)驗(yàn)分散，難以統(tǒng)一。本課程建設(shè)小組為了提高學(xué)生的動(dòng)手能力和就業(yè)競(jìng)爭(zhēng)力，全面規(guī)劃、統(tǒng)籌安排課程群內(nèi)的所有實(shí)驗(yàn)，使學(xué)生對(duì)集成電路設(shè)計(jì)的全流程都有所了解。

3工程案例教學(xué)法的應(yīng)用

為提升學(xué)生的工程實(shí)踐經(jīng)驗(yàn)，我們將工程案例教學(xué)法貫穿于整個(gè)課程群的理論、實(shí)驗(yàn)和作業(yè)環(huán)節(jié)。下面以模擬集成電路中的典型模塊多級(jí)放大器的設(shè)計(jì)為例，對(duì)該教學(xué)方法在課程中的應(yīng)用進(jìn)行詳細(xì)介紹。

3．1精講環(huán)節(jié)

運(yùn)算放大器是模擬系統(tǒng)和混合信號(hào)系統(tǒng)中一個(gè)完整而又重要的部分，從直流偏置的產(chǎn)生到高速放大或?yàn)V波，都離不開不同復(fù)雜程度的運(yùn)算放大器。因此，掌握運(yùn)算放大器知識(shí)是學(xué)生畢業(yè)后從事模擬集成電路設(shè)計(jì)的基礎(chǔ)。雖然多級(jí)運(yùn)算放大器的電路規(guī)模不是很大，但是在設(shè)計(jì)過程中，需根據(jù)性能指標(biāo)，謹(jǐn)慎挑選運(yùn)放結(jié)構(gòu)，合理設(shè)計(jì)器件尺寸。運(yùn)算放大器的性能指標(biāo)指導(dǎo)著設(shè)計(jì)的各個(gè)環(huán)節(jié)和幾個(gè)比較重要的設(shè)計(jì)參數(shù)，如開環(huán)增益、小信號(hào)帶寬、最大功率、輸出電壓（流）擺幅、相位裕度、共模抑制比、電源抑制比、轉(zhuǎn)換速率等。由于運(yùn)算放大器的設(shè)計(jì)指標(biāo)多，設(shè)計(jì)過程相對(duì)復(fù)雜，因此其工作原理、電路結(jié)構(gòu)和器件尺寸的計(jì)算方法等，這部分內(nèi)容需要由主講教師精講，其教學(xué)內(nèi)容可以放在“模擬集成電路設(shè)計(jì)”課程的理論學(xué)時(shí)里。

3．2作業(yè)環(huán)節(jié)

課后作業(yè)不僅僅是課堂教學(xué)的鞏固，還應(yīng)是課程實(shí)驗(yàn)的準(zhǔn)備環(huán)節(jié)。為了彌補(bǔ)缺失的學(xué)生自主設(shè)計(jì)環(huán)節(jié)，我們將電路結(jié)構(gòu)的設(shè)計(jì)和器件尺寸、相關(guān)參數(shù)的手工計(jì)算過程放在作業(yè)環(huán)節(jié)中完成。這樣做既不占用寶貴的實(shí)驗(yàn)學(xué)時(shí)，又提高了學(xué)生的分析問題和解決問題的能力。比如兩級(jí)運(yùn)算放大器的設(shè)計(jì)和仿真實(shí)驗(yàn)，運(yùn)放的設(shè)計(jì)指標(biāo)為：直流增益＞80dB；單位增益帶寬＞50MHz；負(fù)載電容為2pF；相位裕度＞60°；共模電平為0．9V（VDD＝1．8V）；差分輸出擺幅＞±0．9V；差分壓擺率＞100V／μs。在上機(jī)實(shí)驗(yàn)之前，主講教師先將該運(yùn)放的設(shè)計(jì)指標(biāo)布置在作業(yè)中，學(xué)生根據(jù)教師指定的設(shè)計(jì)參數(shù)完成兩級(jí)運(yùn)放結(jié)構(gòu)選型及器件尺寸、參數(shù)的手工計(jì)算工作，仿真驗(yàn)證和電路優(yōu)化工作在實(shí)驗(yàn)學(xué)時(shí)或課外實(shí)訓(xùn)環(huán)節(jié)中完成。

3．3實(shí)驗(yàn)環(huán)節(jié)

在課程實(shí)驗(yàn)中，學(xué)生使用EDA軟件平臺(tái)將作業(yè)中設(shè)計(jì)好的電路輸入并搭建相關(guān)仿真環(huán)境，進(jìn)行仿真驗(yàn)證工作。學(xué)生根據(jù)仿真結(jié)果不斷優(yōu)化電路結(jié)構(gòu)和器件尺寸，直至所設(shè)計(jì)的運(yùn)算放大器滿足所有預(yù)設(shè)指標(biāo)。其教學(xué)內(nèi)容可放在“模擬集成電路設(shè)計(jì)”或“集成電路EDA技術(shù)”課程里［4］。

3．4版圖設(shè)計(jì)環(huán)節(jié)

版圖是電路系統(tǒng)和集成電路工藝之間的橋梁，是集成電路設(shè)計(jì)不可或缺的重要環(huán)節(jié)。通過集成電路的版圖設(shè)計(jì)，可將立體的電路系統(tǒng)變?yōu)橐粋€(gè)二維的平面圖形，再經(jīng)過工藝加工還原為基于硅材料的立體結(jié)構(gòu)。兩級(jí)運(yùn)算放大器屬于模擬集成電路，其版圖設(shè)計(jì)不僅要滿足工藝廠商提供的設(shè)計(jì)規(guī)則，還應(yīng)考慮到模擬集成電路版圖設(shè)計(jì)的準(zhǔn)則，如匹配性、抗干擾性以及冗余設(shè)計(jì)等。其教學(xué)內(nèi)容可放在課程群中“版圖設(shè)計(jì)技術(shù)”的實(shí)驗(yàn)環(huán)節(jié)完成。通過理論環(huán)節(jié)、作業(yè)環(huán)節(jié)以及實(shí)驗(yàn)的迭代仿真和版圖設(shè)計(jì)環(huán)節(jié)，使學(xué)生掌握模擬集成電路的前端設(shè)計(jì)到后端設(shè)計(jì)流程，以及相關(guān)EDA軟件的使用，具備了直接參與模擬集成電路設(shè)計(jì)的能力。

篇10

集成電路測(cè)試貫穿在集成電路設(shè)計(jì)、芯片生產(chǎn)、封裝以及集成電路應(yīng)用的全過程，因此，測(cè)試在集成電路生產(chǎn)成本中占有很大比例。而在測(cè)試過程中，測(cè)試向量的生成又是最主要和最復(fù)雜的部分，且對(duì)測(cè)試效率的要求也越來越高，這就要求有性能良好的測(cè)試系統(tǒng)和高效的測(cè)試算法。

一、數(shù)字集成電路測(cè)試的基本概念

根據(jù)有關(guān)數(shù)字電路的測(cè)試技術(shù)，由于系統(tǒng)結(jié)構(gòu)取決于數(shù)字邏輯系統(tǒng)結(jié)構(gòu)和數(shù)字電路的模型，因此測(cè)試輸入信號(hào)和觀察設(shè)備必須根據(jù)被測(cè)試系統(tǒng)來決定。我們將數(shù)字電路的可測(cè)性定義如下：對(duì)于數(shù)字電路系統(tǒng)，如果每一個(gè)輸出的完備信號(hào)都具有邏輯結(jié)構(gòu)唯一的代表性，輸出完備信號(hào)集合具有邏輯結(jié)構(gòu)覆蓋性，則說系統(tǒng)具有可測(cè)性。

二、數(shù)字集成電路測(cè)試的特點(diǎn)

（一）數(shù)字電路測(cè)試的可控性 系統(tǒng)的可靠性需要每一個(gè)完備輸入信號(hào)，都會(huì)有一個(gè)完備輸出信號(hào)相對(duì)性。也就是說，只要給定一個(gè)完備信號(hào)作為輸入，就可以預(yù)知系統(tǒng)在此信號(hào)激勵(lì)下的響應(yīng)。換句話說，對(duì)于可控性數(shù)字電路，系統(tǒng)的行為完全可以通過輸入進(jìn)行控制。從數(shù)字邏輯系統(tǒng)的分析理論可以看出，具有可控性的數(shù)字電路，由于輸入與輸出完備信號(hào)之間存在一一映射關(guān)系，因此可以根據(jù)完備信號(hào)的對(duì)應(yīng)關(guān)系得到相應(yīng)的邏輯。

（二）數(shù)字電路測(cè)試的可測(cè)性 數(shù)字電路的設(shè)計(jì)，是要實(shí)現(xiàn)相應(yīng)數(shù)字邏輯系統(tǒng)的邏輯行為功能，為了證明數(shù)字電路的邏輯要求，就必須對(duì)數(shù)字電路進(jìn)行相應(yīng)的測(cè)試，通過測(cè)試結(jié)果來證明設(shè)計(jì)結(jié)果的正確性。如果一個(gè)系統(tǒng)在設(shè)計(jì)上屬于優(yōu)秀，從理論上完成了對(duì)應(yīng)數(shù)字邏輯系統(tǒng)的實(shí)現(xiàn)，但卻無法用實(shí)驗(yàn)結(jié)果證明證實(shí)，則這個(gè)設(shè)計(jì)是失敗的。因此，測(cè)試對(duì)于系統(tǒng)設(shè)計(jì)來說是十分重要的。從另一個(gè)角度來說，測(cè)試就是指數(shù)字系統(tǒng)的狀態(tài)和邏輯行為能否被觀察到，同時(shí)，所有的測(cè)試結(jié)果必須能與數(shù)字電路的邏輯結(jié)構(gòu)相對(duì)應(yīng)。也就是說，測(cè)試的結(jié)果必須具有邏輯結(jié)構(gòu)代表性和邏輯結(jié)構(gòu)覆蓋性。

三、數(shù)字電路測(cè)驗(yàn)的作用

與其它任何產(chǎn)品一樣，數(shù)字電路產(chǎn)出來以后要進(jìn)行測(cè)試，以便確認(rèn)數(shù)字電路是否滿足要求。數(shù)字電路測(cè)試至少有以下三個(gè)方面的作用：

（一）設(shè)計(jì)驗(yàn)證 今天數(shù)字電路的規(guī)模已經(jīng)很大，無論是從經(jīng)濟(jì)的角度，還是從時(shí)間的角度，都不允許我們?cè)谝粋€(gè)芯片制造出來之后，才用現(xiàn)場(chǎng)試驗(yàn)的方法對(duì)這個(gè)“樣機(jī)”進(jìn)行測(cè)試，而必須是在計(jì)算機(jī)上用測(cè)試的方法對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，這樣既省錢，又省力。

（二）產(chǎn)品檢驗(yàn) 數(shù)字電路生產(chǎn)中的每一個(gè)環(huán)節(jié)都可能出現(xiàn)錯(cuò)誤，最終導(dǎo)致數(shù)字電路不合格。因此，在數(shù)字電路生產(chǎn)的全過程中均需要測(cè)試。產(chǎn)品只有經(jīng)過嚴(yán)格的測(cè)試后才能出廠。組裝廠家對(duì)于買進(jìn)來的各種數(shù)字電路或其它元件，在它們被裝入系統(tǒng)之前也經(jīng)常進(jìn)行測(cè)試。

（三）運(yùn)行維護(hù) 為了保證運(yùn)行中的系統(tǒng)能可靠地工作，必須定期或不定期地進(jìn)行維護(hù)。而維護(hù)之前首先要進(jìn)行測(cè)試，看看是否存在故障。如果系統(tǒng)存在故障，則還需要進(jìn)行故障定位，至少需要知道故障出現(xiàn)在那一塊電路板上，以便進(jìn)行維修或更換。

由此可以看出，數(shù)字電路測(cè)試貫穿在數(shù)字電路設(shè)計(jì)、制造及應(yīng)用的全過程，被認(rèn)為是數(shù)字電路產(chǎn)業(yè)中一個(gè)重要的組成部分。有人預(yù)計(jì)，到2016年，IC測(cè)試所需的費(fèi)用將在設(shè)計(jì)、制造、封裝和測(cè)試總費(fèi)用中占80%-90%的比例。

四、數(shù)字電路測(cè)試方法概述

（一）驗(yàn)證測(cè)試 當(dāng)一款新的芯片第一次被設(shè)計(jì)并生產(chǎn)出來時(shí)，首先要接受驗(yàn)證測(cè)試。在這一階段，將會(huì)進(jìn)行全面的功能測(cè)試和交流（AC）及直流（DC）參數(shù)測(cè)試。通過驗(yàn)證測(cè)試，可以診斷和修改設(shè)計(jì)錯(cuò)誤，測(cè)量出芯片的各種電氣參數(shù)，并開發(fā)出將在生產(chǎn)中使用的測(cè)試流程。

（二）生產(chǎn)測(cè)試 當(dāng)數(shù)字電路的設(shè)計(jì)方案通過了驗(yàn)證測(cè)試，進(jìn)入量產(chǎn)階段之后，將利用前一階段調(diào)試好的流程進(jìn)行生產(chǎn)測(cè)試。生產(chǎn)測(cè)試的目的就是要明確地做出被測(cè)數(shù)字電路是否通過測(cè)試的決定。因?yàn)槊繅K數(shù)字電路都要進(jìn)行生產(chǎn)測(cè)試，所以降低測(cè)試成本是這一階段的首要問題。因此，生產(chǎn)測(cè)試所使用的測(cè)試輸入數(shù)（測(cè)試集）要盡可能的小，同時(shí)還必須有足夠高的故障覆蓋率。

（三）老化測(cè)試 每一塊通過了生產(chǎn)測(cè)試的數(shù)字電路并不完全相同，其中有一些可能還有這樣或那樣的問題，只是我們暫時(shí)還沒有發(fā)現(xiàn)，最典型的情況就是同一型號(hào)數(shù)字電路的使用壽命大不相同。老化測(cè)試為了保證產(chǎn)品的可靠性，通過調(diào)高供電電壓、延長測(cè)試時(shí)間、提高運(yùn)行環(huán)境溫度等方式，將不合格的數(shù)字電路篩選出來。

（四）接受測(cè)試 當(dāng)數(shù)字電路送到用戶手中后，用戶將進(jìn)行再一次的測(cè)試。如系統(tǒng)集成商在組裝系統(tǒng)之前，會(huì)對(duì)買回來的數(shù)字電路和其它各個(gè)部件進(jìn)行測(cè)試。只有確認(rèn)無誤后，才能把它們裝入系統(tǒng)。

五、數(shù)字電路測(cè)試的設(shè)計(jì)