關鍵詞:心電信號 fpga fir濾波器 ad控制器 心率處理器
摘要:用FPGA“片上系統”結構取代目前心電監護儀所采用的DSP和MCU或ARM微處理器雙CPU結構,構建ECG信號處理模塊,實現對ECG信號的數字處理和控制。模塊設計采用軟硬件協同設計的思想,在QuartusⅡ開發環境中,通過硬件描述語言(VHDL)或采用SOPC定制IP核技術完成AD控制器、心率處理器、FIR濾波器以及寄存器編碼等子模塊的設計,實現相關邏輯功能。該模塊研制周期短,成本低,精度高、體積小、功耗低,具有較好的實用性和可擴展性,特別適應可穿戴設備和移動醫療的需要。
山西電子技術雜志要求:
{1}優先刊發創新性學術論文及依托國家級、省級科研立項課題的研究成果。
{2}作者應在收到“修改后復審”意見后按照本刊要求做必要的內容和格式修訂,本刊編輯部保留對來稿進行文字性和技術性修改的權利。
{3}若文中涉及表格或圖片,原則上不跨頁,表須有置于表格上方的編號與表頭,圖須有置于圖片下方的編號與圖說,編號均以阿拉伯數字排序
{4}文稿中摘引他人成果,請按《著作權法》有關規定指明原作者姓名、作品名稱及其來源,并以注釋的形式在文后列出。
{5}正文要求主題明確、論點新穎、論據可靠、語言簡練、具可讀性。=
注:因版權方要求,不能公開全文,如需全文,請咨詢雜志社